KR100382475B1 - 통신 시스템에서 동기 클럭 천이 보정 방법 - Google Patents

Abstract

본 발명은 오실레이터(Oscillator)의 편차(Drift) 특성 및 지터(Jitter) 특성의 천이(shifting)를 검출하여 동기 클럭을 보정하기에 적당하도록 한 통신 시스템에서의 동기 클럭 천이 보정 방법에 관한 것이다. 이와 같은 통신 시스템에서의 동기 클럭 천이 보정 방법은 클럭 제어부, 클럭 발생부 및 프로세서부로 구성되어 상위 망에서 입력되는 초기 동기 클럭을 프로세서부에 저장하고, 하위 망으로는 입력된 동기 클럭에 따른 동기 클럭을 발생시키는 위상 동기 루프에서, 클럭 발생부에서 클럭 제어부로 입력되는 동기 클럭을 설정된 시간 단위와 주기 단위로 불휘발성 메모리부에 저장하고, 불휘발성 메모리부에 저장된 동기 클럭과 프로세서부에 저장된 상기 위상 동기 루프의 초기 설정 동기 클럭을 비교하여, 비교결과 상기 프로세서부에서 클럭 제어부로 동기 클럭 보정 데이터를 전송하며, 클럭 제어부에서 상기 보정 데이터에 따른 보정 전압을 상기 클럭 발생부로 전송하면, 클럭 발생부에서 상기 보정 전압에 따른 동기 클럭을 상기 하위 망으로 발생시킨다. 따라서, 상위 망에서 전송된 동기 클럭에 대한 하위 망으로의 클럭 동기가 정확해지고, 오실레이터의 이상 현상에 대한 효율적인 상태 관리가 가능하다.

Description

통신 시스템에서 동기 클럭 천이 보정 방법{Method for correcting synchronization clock shifting in communication system}

본 발명은 통신 시스템에서의 동기 클럭 천이 보정에 관한 것으로 특히 오실레이터(Oscillator)의 편차(Drift) 특성 및 지터(Jitter) 특성을 보정하기에 적당하도록 한 통신 시스템에서의 동기 클럭 천이 보정 방법에 관한 것이다.

코드분할 다중접속(CDMA) 시스템에서는 상위 망(예를 들면 이동 교환국(MSC)) 또는 하위 망(기지국 제어기(BSC) 또는 기지국(BTS))간 동기가 상위 망으로부터 받은 정보에서 타이밍(Timing) 정보를 수신하여 이로부터 망내의 시스템 동기에 필요한 클럭을 추출하여 사용한다.

이와 같은 시스템간의 동기는 GPS(Global Positioning System)를 이용한다. 즉, GPS는 10^-12정도의 오차를 허용하는 클럭 소스(clock source)(위상 동기 루프(PLL)Phase Locked Loop)를 갖고 있는데 GPS에서는 하위 망인 이동 교환국(또는 이동 교환국상위의 공중 교환전화망(PSTN))으로 동기 클럭을 발생시키고, 이동 교환국은 GPS로부터의 동기 클럭에 맞춰 하위의 기지국 제어기 또는 기지국으로 동기 클럭을 발생시킨다.

여기서, 이동 교환국, 기지국 제어기 및 기지국 시스템에는 상위 망으로부터 전송된 동기 클럭에 맞춰 각각의 시스템내부 동기 클럭을 발생시키는 위상동기루프(PLL)을 구비하고 있다. 이와 같은 각 시스템의 위상동기루프(PLL)는 시스템을 구성하는 보드(채널 카드, 시스템 카드)에 클럭을 분배시킨다. 참고적으로 이동 교환국이나 기지국 제어기 및 기지국에서는 단가 문제 등으로 10^-8정도의 허용 오차 범위의 위상동기루프(PLL)를 사용하고 있다

이하, 첨부된 도면을 참조하여 종래 통신 시스템에서의 클럭 발생에 대하여설명하기로 한다.

도 1은 종래 통신 시스템에서의 클럭 발생부 및 서브 시스템을 나타낸 블록 구성도이다.

종래 통신 시스템에서의 클럭 발생부 및 서브 시스템은 도 1에 나타낸 바와 같이, 상위 시스템(GPS, 이동 교환국)으로부터의 기준 클럭(External Clock Reference)을 수신하여 시스템 동기에 필요한 클럭을 추출하여 서브 시스템(sub system)(2)으로 클럭을 발생시키는 클럭 발생 시스템(1)과, 상기 클럭 발생 시스템(1)에서 발생된 기준 클럭에 연동하여 동작하는 서브 시스템(2)으로 구성된다. 이때, 서브 시스템(2)으로는 채널 카드 또는 시스템 카드 등의 시스템 보드(Board) 일수도 있고, 이동 교환국, 기지국 제어기 또는 기지국 등의 클럭 카드 일수도 있다.

여기서 클럭 발생 시스템(1)은 수신되는 클럭을 카운트(count)하는 클럭 제어부(3)와 상기 클럭 제어부(3)에서 카운트된 정보에 따라 클럭을 발생시키는 클럭 발생부(4)로 구성된다.

도 2는 도 1에 나타낸 종래 통신 시스템에서의 동기 클럭 발생 장치를 나타낸 블록 구성도이다.

종래 통신 시스템에서의 동기 클럭 발생 장치는 위상 동기 루프(PLL)를 나타낸 것으로, 도 2에 나타낸 바와 같이, 클럭 제어부(3), 클럭 발생부(4) 및 프로세서(5)로 구성되는데, 클럭 제어부(3)는 상위 시스템으로부터의 전송된 기준 클럭과 클럭 발생부(4)에서 궤환된 클럭을 수신하여 클럭 발생부(4)에서 출력되는 클럭의천이(shift) 정도를 보상하여 출력하는 천이 정도 판정부(3a)와, 상기 천이 정도 판정부(3a)의 판정 결과에 따른 오실레이터(4a)를 조정하는 전압값(예를 들면 ±5v)을 출력하는 디지털/아날로그(D/A) 컨버터(3b)로 구성되고, 클럭 발생부(4)는 상기 디지털/아날로그 컨버터(3b)의 출력 값에 따라 클럭을 발생시키는 오실레이터(4a)와, 상기 오실레이터(4a)에서 발생된 클럭을 임시로 저장하고, 출력하는 클럭 버퍼(4b)로 구성된다.

여기서, 천이정도 판정부(3a)는 외부에서 입력되는 상위 기준 클럭과 오실레이터(4a)에서 궤환된 클럭 정보를 프로세서(5)로 전송하면 프로세서(5)의 중앙 처리부(5a)는 디램(DRAM)이나 에스램(SRAM)으로 구성되는 메모리부(5b)에 미리 저장된, 전압에 따른 오실레이터(4a)의 클럭 변화 정보에 따라 오실레이터(4a)에서 출력되는 클럭의 변화에 따른 보정 값을 천이 정도 판정부(3a)로 전송하고, 천이 정도 판정부(3a)에서는 오실레이터(4a)에서 출력되는 클럭을 제어하기 위한 출력신호를 디지털/아날로그 컨버터(3b)로 전송하게 된다. 이때, 오실레이터(4a)의 중심 진동 주파수가 천이(shifting)하게 되면서 오실레이터(4a)를 조절하는 디지털/아날로그 컨버터(3a)의 전압값(예를 들면 ±5v)을 벗어나게 되면 오실레이터(4a)를 더 이상 제어할 수 없으므로 오실레이터(4a)의 수명이 다 한 것이다.

이와 같은 종래 통신 시스템에서의 클럭 동기 장치는 상위 망으로부터 하위 망이 동기정보를 전송받는데 물리적인 경로로 받는 신호는 클럭 형태로 받는다. 그러나 이와 같은 물리적인 경로로 클럭을 전송 받으면서 전자파 장해(Electromagnetic Interference ; EMI)와 같은 잡음(noise)이나 전송 로(path)의 상태에 따라 변동이 심해지는데 현재까지는 클럭을 받는 서브 시스템에서 클럭의 이상 유무를 판별하거나, 위상동기루프(PLL) 자체에서 클럭의 이상유무를 판별하는데 단순히 클럭의 이상 유무만을 판별하는 수준이다. 따라서 오실레이터(4a)의 특성에 따라 다르기는 하지만 시간이 경과됨에 따라 오실레이터(4a) 자체의 노후, 상위 클럭에 섞여 들어오는 잡음 또는 전송로의 이상등으로 인한 오실레이터(4a)의 중심 주파수가 변하게 된다. 이때, 디지털/아날로그 컨버터(3b)에서는 오실레이터(4a)에서 출력되는 클럭이 천이 정도 판정부(3a)를 거쳐 메모리부(5b)에 미리 저장된 값에 따른 출력 전압을 조절함으로써 오실레이터(4a)의 출력 클럭이 설정된 범위에서 벗어나지 않도록 한다.

오실레이터의 대표적인 이상 현상인 편차(Drift)는 시간의 경과, 온도, 습도, 인가 전압 등에 따라 발생한 특성의 규정값(또는 초기값)으로부터의 차이이고, 지터(jitter)는 신호의 진폭 또는 위상의 짧은 순간에 걸친 불안정성을 말한다.

이와 같은 종래 통신 시스템에서의 클럭 발생 장치에 있어서는 다음과 같은 문제점이 있었다.

첫째, 각각의 클럭 발생 장치는 외부의 기준 클럭과 내부의 오실레이터와의 위상동기루프(PLL) 연동에 의해 외부로 시스템 클럭을 공급하는데, 클럭의 이상 유무는 서브 시스템에서 이상 유무를 판별하거나, 클럭 발생 시스템 자체에서 판별하여 자체적으로 클럭 보정만을 함으로써 기지국 관리자(BSM) 또는 유지 보수 센터(OMC)에서는 클럭의 이상 유무에 대한 정보를 제공하지 않음으로써 오실레이터에 출력되는 클럭이 허용 오차를 벗어나더라도 기지국 관리자나 유지보수 센터에서이를 쉽게 알지 못함으로써 각각의 망(네트워크)에서의 상태관리가 어려운 문제점이 있었다.

둘째,망이나 시스템의 성능 개선을 위한 작업이나 점검시 망(시스템)의 전원을 오프시킨 후 상기 온시키면 오실레이터에서 현재까지 보정하던 보정값을 위상동기루프(PLL)에서 기억하지 못하므로 오실레이터 제어값이 초기값으로 지정되게 되므로 단기간의 오실레이터 보정은 가능하지만, 장기적으로 오실레이터의 출력값이 변하는 것과 전원 오프후에 출력되는 클럭에는 이상이 발생할 수 있어 상위 망과 하위 망간 동기가 맞지 않을 수 있는 문제점이 있었고, 그와 같은 문제를 기지국 관리자(BSM)나 유지보수 센터(OMC)에서 알지 못할 수 있는 문제가 있었다.

본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 시스템간의 동기 정보를 클럭으로 하는 시스템에서 클럭을 발생시키는 오실레이터의 편차(Drift) 특성 및 지터(Jitter) 특성을 보정할 수 있는 통신 시스템에서의 동기 클럭 천이 보정 방법을 제공하기 위한 것이다.

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 클럭 제어부, 클럭 발생부 및 프로세서부로 구성되어 상위 망에서 입력되는 초기 동기 클럭을 상기 프로세서부에 저장하고, 상기 하위 망으로는 입력된 동기 클럭에 따른 동기 클럭을 발생시키는 위상 동기 루프에서, 상기 클럭 발생부에서 궤환되어 상기 클럭 제어부로 입력되는 동기 클럭을 설정된 시간 단위 및 설정된 주기 단위로 불휘발성 메모리부에 저장하는 단계, 상기 불휘발성 메모리부에 저장된 상기 궤환된동기 클럭과 상기 프로세서부에 저장된 상기 위상 동기 루프의 초기 설정 동기 클럭을 비교하는 단계, 상기 비교결과에 따라 상기 프로세서부에서 상기 클럭 제어부로 동기 클럭 보정 데이터를 전송하는 단계와, 상기 클럭 제어부에서 상기 보정 데이터에 따른 보정 전압을 상기 클럭 발생부로 전송하는 단계와, 상기 클럭 발생부에서 상기 보정 전압에 따른 동기 클럭을 상기 하위 망으로 발생시키는 단계로 이루어진다.

이상과 같은 본 발명에 따르면, 상위 망에서 전송된 동기 클럭에 대한 하위 망으로의 클럭 동기가 정확해지고, 오실레이터의 이상 현상에 대한 효율적인 상태 관리를 할 수 있는 장점이 있다.

도 1은 종래 통신 시스템에서의 클럭 발생부 및 서브 시스템을 나타낸 블록 구성도

도 2는 종래 통신 시스템에서의 동기 클럭 발생 장치를 나타낸 블록 구성도

도 3은 본 발명에 따른 통신 시스템에서의 동기 클럭 천이 보정 장치를 나타낸 블록 구성도

*도면의 주요 부분에 대한 부호의 설명*

10 : 클럭 제어부 11 : 천이정도 판정부

12 : D/A 컨버터 13 : 불휘발성 메모리부

20 : 클럭 발생부 21 : 오실레이터

22 : 클럭 버퍼 30 : 프로세서부

31 : 중앙처리부 32 : 메모리부

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

도 3은 본 발명에 따른 통신 시스템에서의 동기 클럭 천이 보정 장치를 나타낸 블록 구성도이다.

본 발명에 따른 통신 시스템에서의 클럭 동기 장치는 위상동기루프(PLL)를 나타낸 것으로 도 3에 나타낸 바와 같이, 상위 시스템(GPS 또는 이동 교환국 등)으로부터 전송된 기준 클럭(External Clock Reference)과 클럭 발생부(20)에서 궤환된 클럭을 수신하여 클럭 발생부(20)에서 출력되는 클럭의 천이(shift) 정도를 보상하여 출력하는 천이 정도 판정부(11), 상기 천이 정도 판정부(11)의 판정 결과에 따라 오실레이터(21)를 조정하는 전압 값을 출력하는 디지털/아날로그 컨버터(12)및 상기 상위 시스템으로부터 전송된 기준 클럭 및 오실레이터(21)에서 궤환된 클럭 값을 설정된 시간동안 카운트 값으로 변환하여 저장하는 불휘발성 메모리부(13)로 구성된 클럭 제어부(10)와, 상기 클럭 제어부(10)의 상기 디지털/아날로그 컨버터(12)의 출력 값에 따라 동기 클럭을 발생시키는 오실레이터(21) 및 상기 오실레이터(21)에서 발생된 동기 클럭을 임시로 저장, 출력하는 클럭 버퍼(22)로 구성된 클럭 발생부(20)와, 상기 불휘발성 메모리부(13)에서 전송된 오실레이터(21)의 클럭 정보에 따라 메모리부(32)에 미리 저장된, 전압에 따른 오실레이터(21)의 클럭 변화 정보를 중앙처리부(31)로 전송하는 메모리부(32) 및 상기 메모리부(32)의 클럭 변화 정보에 따라 오실레이터(21)에서 출력되는 클럭의 변화에 따른 보정 값을 천이 정도 판정부(11)로 전송하는 중앙 처리부(31)로 구성된 프로세서부(30)로 이루어진다.

이와 같은 본 발명에 따른 통신 시스템에서의 동기 클럭 천이 보정 장치는 도 3에 나타낸 바와 같이, 천이 정도 판정부(11)에서는 상위 시스템(GPS 또는 이동 교환국 등)으로부터 전송된 기준 클럭(External Clock Reference)과 클럭 발생부(20)의 오실레이터(21)에서 궤환된 동기 클럭을 수신하여 설정된 시간과 설정된 주기 단위로 클럭 제어부(10)의 불휘발성 메모리부(13)에 저장시키고, 동시에 아날로그/디지털 컨버터(12)로 입력되는 상위 기준 클럭에 따른 출력 전압을 발생시키도록 제어 신호를 전송한다. 또한, 상위의 기준 클럭(External Clock Reference)은 중앙 처리부(31)로도 전송되어 중앙 처리부(31)에서 메모리부(32)에 상기 상위망에서 전송되는 초기 기준 클럭을 설정된 시간과 설정된 주기 단위로 저장한다.

이때, 프로세서부(30)의 메모리부(32)에는 상기 오실레이터(21)의 초기 설정 동기 클럭이 저장되어 있으므로, 프로세서부(30)의 중앙처리부(31)에서는 불휘발성 메모리부(13)에서 메모리부(32)로 전송된 오실레이터(21)에서 출력되어 설정된 주기 단위로 저장된 동기 클럭과 상기 메모리부(32)에 저장된 초기 설정된 동기 클럭을 비교한다.

그에 따라 중앙 처리부(31)에서는 오실레이터(21)에서 출력되는 동기 클럭의 편차(drift)와 지터(jitter)를 알게 되고 그에 따른 보정 데이터를 천이 정도 판정부(11)로 전송한다.

천이 정도 판정부(11)에서는 디지털/아날로그 컨버터(12)로 보정 데이터에 따른 출력 전압을 발생시키도록 제어 신호를 보내면, 디지털/아날로그 컨버터(12)에서는 그에 따른 보정 전압을 오실레이터(21)로 출력하고, 오실레이터(21)에서는 보정된 동기 클럭을 클럭 버퍼(22)를 통해 하위 망으로 발생시킨다.

이때, 중앙 처리부(31)에서는 메모리부(32)에 초기 설정된 동기 클럭과 불휘발성 메모리부(13)에 설정된 주기 단위로 저장되는 동기 클럭을 비교하여 기지국 관리자(Base Station Manager ; BSM)나 유지 보수 센터(Operation and Maintenance Center ; OMC)로 알리고, 오실레이터(21)의 특성에 따라 오실레이터(21)의 중심 진동 주파수가 디지털/아날로그 변환부(12)에서 조절할 수 없는(설정된 임계값을 벗어나서) 동기 클럭이 설정된 주기 단위로 불휘발성 메모리부(13)에 입력되는 경우 기지국 관리자(BSM)나 유지 보수 센터(OMC)에 그와 같은 이상 상황을 알림으로써오실레이터(21)를 교체하게 한다.

또한, 망이나 시스템의 성능 개선을 위한 작업이나 점검시 망(시스템)의 전원을 오프시키면 위상 동기 루프 또한 오프되는데 그와 같은 경우에는 불휘발성 메모리부(13)에 저장된 데이터를 이용하여 망이나 시스템을 온 시킬 때 오실레이터(21)의 동기 클럭 발생시 오실레이터(21)에 무리없이 디지털/아날로그 변환값을 출력시킬 수 있다.

이상의 설명에서와 같은 본 발명은 다음과 같은 효과가 있다.

첫째, 오실레이터에서 하부망으로 동기 클럭을 발생시킬 때 동기 클럭을 천이시킨 보정 동기 클럭을 발생시킴으로써 상위 망에서 전송된 동기와 하위 망간의 클럭 동기가 정확해진다.

둘째, 오실레이터의 이상 현상을 알 수 있으므로 적절한 시기에 오실레이터를 교체할 수 있어 시스템의 효율적인 상태 관리가 가능한 효과가 있다.

Claims (2)

1. 클럭 제어부, 클럭 발생부 및 프로세서부로 구성되어 상위 망에서 입력되는 초기 동기 클럭을 상기 프로세서부에 저장하고, 상기 하위 망으로는 입력된 동기 클럭에 따른 동기 클럭을 발생시키는 위상 동기 루프에서,

   상기 클럭 발생부에서 궤환되어 상기 클럭 제어부로 입력되는 동기 클럭을 설정된 시간 단위 및 설정된 주기 단위로 불휘발성 메모리부에 저장하는 단계;

   상기 불휘발성 메모리부에 저장된 상기 궤환된 동기 클럭과 상기 프로세서부에 저장된 상기 위상 동기 루프의 초기 설정 동기 클럭을 비교하는 단계;

   상기 비교결과에 따라 상기 프로세서부에서 상기 클럭 제어부로 동기 클럭 보정 데이터를 전송하는 단계와;

   상기 클럭 제어부에서 상기 보정 데이터에 따른 보정 전압을 상기 클럭 발생부로 전송하는 단계와;

   상기 클럭 발생부에서 상기 보정 전압에 따른 동기 클럭을 상기 하위 망으로 발생시키는 단계로 이루어지는 것을 특징으로 하는 통신 시스템에서 동기 클럭 천이 보정 방법.
2. 제 1 항에 있어서, 불휘발성 메모리부에 저장된 상기 궤환된 동기 클럭을 상기 위상 동기 루프 관리자에게 주기적으로 보고하거나, 상기 불휘발성 메모리부에 저장된 상기 궤환된 동기 클럭과 상기 프로세서부에 초기 설정된 동기 클럭의 변화가 상기 위상 동기 루프에서 설정한 임계값을 벗어나면 상기 비교 결과를 상기 위상 동기 루프 관리자에게 보고하는 단계로 이루어지는 것을 특징으로 하는 통신 시스템에서 동기 클럭 천이 보정 방법