KR960042412A - 멀티프로세서 시스템의 인터페이스 구현 방법 - Google Patents
멀티프로세서 시스템의 인터페이스 구현 방법 Download PDFInfo
- Publication number
- KR960042412A KR960042412A KR1019950014071A KR19950014071A KR960042412A KR 960042412 A KR960042412 A KR 960042412A KR 1019950014071 A KR1019950014071 A KR 1019950014071A KR 19950014071 A KR19950014071 A KR 19950014071A KR 960042412 A KR960042412 A KR 960042412A
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- command
- interface
- parameter
- implementing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
멀티프로세서 시스템의 인터페이스 구현 방법.
2. 발명이 해결하려고 하는 기술적 과제
전송속도가 빠르며, 제어가 간단한 프로토콜이 사용된 인터페이스 구현을 위한 멀티프로세서 시스템의 인터페이스 구현 방법을 제공함.
3. 발명의 해결 방법의 요지
제2프로세서가 제1프로세서의 커맨드를 실행하는 인터페이스를 구현하는 방법은 상기 제1프로세서의 상기 커맨드를 로드하고, 상기 제2프로세서는 상기 커맨드를 감지하여 리드 및 실행하는 방법과, 상기 제2프로세서가 실행중임을 상기 제1프로세서에게 인식시켜 또 다른 커맨드가 로드되지 못하게 하는 방법과, 상기 제2프로세서가 보충된 제어데이타인 파라메트의 전송을 요구하는 인터럽트를 발생하여 상기 제1프로세서가 상기 파라메트를 로드하고, 상기 제2프로세서는 상기 파라메트를 감지하여 리드 및 실행하는 방법과, 상기 제2프로세서의 상기 커맨드의 실행결과를 상기 제1프로세서가 리드할 수 있도록 하는 방법으로 구성됨.
4. 발명의 중요한 용도
전송속도가 빠르며, 제어가 간단한 인터페이스를 구현함.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 바람직한 실시예에 따른 멀티프로세서 시스템의 인터페이스 구현 방법의 블럭도, 제2도는 본 발명의 바람직한 실시예에 따른 멀티프로세서 시스템의 인터페이스 구현 방법의 타이밍도.
Claims (3)
- 제2프로세서가 제1프로세서의 커맨드를 실행하는 인터페이스를 구현하는 방법에 있어서, 상기 제1프로세서의 상기 커맨드를 로드하고, 상기 제2프로세서는 상기 커맨드를 감지하여 리드 및 실행하는 방법과, 상기 제2프로세서가 실행중임을 상기 제1프로세서에게 인식시켜 또 다른 커맨드가 로드되지 못하게 하는 방법과, 상기 제2프로세서가 보충된 제어데이타인 파라메트의 전송을 요구하는 인터럽트를 발생하여 상기 제1프로세서가 상기 파라메트를 로드하고, 상기 제2프로세서는 상기 파라메트를 감지하여 리드 및 실행하는 방법과, 상기 제2프로세서의 상기 커맨드의 실행결과를 상기 제1프로세서가 리드할 수 있도록 하는 방법으로 구성됨을 특징으로 하는 멀티프로세서의 인터페이스 구현 방법.
- 제1항에 있어서, 상기 제2프로세서가 상기 파라메트를 감지하여 리드 및 실행하는 방법이, 상기 커맨드의 데이타가 완료될때까지 또 다른 파라메트의 전송을 요구하는 상기 인터럽드를 계속 발생함을 특징으로 하는 멀티프로세서의 인터페이스 구현 방법.
- 제2프로세서가 제1프로세서의 커맨드를 실행하는 인터페이스를 구현하는 방법에 있어서, 상기 제1프로세서의 상기 커맨드를 로드하는 방법과, 상기 제2프로세서는 상기 커맨드를 감지하여 리드 및 실행하는 방법과, 상기 제2프로세서가 실행중임을 상기 제1프로세서에게 인식시켜 또 다른 커맨드가 로드되지 못하게 하는 방법과, 상기 제2프로세서의 상기 커맨드의 실행결과를 상기 제1프로세서가 리드할 수 있도록 하는 방법으로 구성됨을 특징으로 하는 멀티프로세서의 인터페이스 구현 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950014071A KR100337838B1 (ko) | 1995-05-31 | 1995-05-31 | 멀티프로세서시스템의인터페이스구현방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950014071A KR100337838B1 (ko) | 1995-05-31 | 1995-05-31 | 멀티프로세서시스템의인터페이스구현방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960042412A true KR960042412A (ko) | 1996-12-21 |
| KR100337838B1 KR100337838B1 (ko) | 2002-10-31 |
Family
ID=37480042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950014071A KR100337838B1 (ko) | 1995-05-31 | 1995-05-31 | 멀티프로세서시스템의인터페이스구현방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100337838B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513027B1 (ko) * | 1998-08-06 | 2005-10-26 | 삼성전자주식회사 | 맨 머신 랭귀지 구현 방법 |
-
1995
- 1995-05-31 KR KR1019950014071A patent/KR100337838B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513027B1 (ko) * | 1998-08-06 | 2005-10-26 | 삼성전자주식회사 | 맨 머신 랭귀지 구현 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100337838B1 (ko) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001319A (ko) | 처리기 및 처리기의 처리방법 | |
| KR900012155A (ko) | 데이타 처리 시스템 | |
| ATE161980T1 (de) | System zum betrieb von anwendungs-software in einer sicherheitskritischen umgebung | |
| KR930018378A (ko) | 캐쉬 메모리 시스템의 성능최적화 방법 및 장치 | |
| KR960035262A (ko) | 데이터 처리 시스템에서 인터럽트 대기의 선택적인 제어를 위한 방법과 장치 | |
| KR920001323A (ko) | 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법 | |
| KR900013389A (ko) | 프로그램 감독장치가 내장된 데이터처리시스템 | |
| KR900000795A (ko) | 데이타 처리 시스템 | |
| KR960042412A (ko) | 멀티프로세서 시스템의 인터페이스 구현 방법 | |
| KR830010423A (ko) | 데이터 처리 시스템의 데이터 교환방식 | |
| KR950015104A (ko) | 버스 감시기를 이용한 불가분 싸이클 지원방법 | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| JPH01134627A (ja) | マイクロプロセサの命令拡張方式 | |
| JPS62204374A (ja) | ２倍演算最適化処理方式 | |
| KR100599944B1 (ko) | 최적의 액세스 전략을 결정하는 방법 | |
| JP2511544B2 (ja) | システム定義変更方式 | |
| KR900015005A (ko) | 링 축소 로직 매카니즘 | |
| JP2000250779A (ja) | プログラマブルコントローラ | |
| KR930703641A (ko) | 자동 프로그래밍 장치의 기능 확장방법 | |
| Giering III et al. | Ada 9X asynchronous transfer of control: Applications and implementation | |
| KR940011045B1 (ko) | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 | |
| KR920010439A (ko) | 정보처리시스템 | |
| JPS62174832A (ja) | 情報処理装置 | |
| JP2507791B2 (ja) | デ―タ処理装置 | |
| KR910006829A (ko) | 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |