KR960039220A - 화합물 반도체결정장치 및 그 제조방법 - Google Patents

화합물 반도체결정장치 및 그 제조방법 Download PDF

Info

Publication number
KR960039220A
KR960039220A KR1019960011744A KR19960011744A KR960039220A KR 960039220 A KR960039220 A KR 960039220A KR 1019960011744 A KR1019960011744 A KR 1019960011744A KR 19960011744 A KR19960011744 A KR 19960011744A KR 960039220 A KR960039220 A KR 960039220A
Authority
KR
South Korea
Prior art keywords
layer
substrate
compound semiconductor
gaas
major surface
Prior art date
Application number
KR1019960011744A
Other languages
English (en)
Other versions
KR100201530B1 (ko
Inventor
도시히테 키카와
Original Assignee
세키사와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키사와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키사와 다다시
Publication of KR960039220A publication Critical patent/KR960039220A/ko
Application granted granted Critical
Publication of KR100201530B1 publication Critical patent/KR100201530B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

화합물 반도체장치는 다층구조로 형성된 상부 주면을 갖는 화합물 반도체층을 포함하는 것으로서, 상기 다층구조는 적어도 5개의 원자층의 스텝높이와 300㎚ 이상의 스텝폭을 각각 갖는 다수의 스텝을 포함한다.

Description

화합물 반도체결정장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 원리를 설명하기 위한 도.

Claims (20)

  1. 경사진 상부주면을 갖는 반절연성 GaAs의 기판, 상기 기판상에 형성된 도프되지 않은 InGaAs의 채널층, 상기 채널층상에 형성된 n형 InGaP의 전자공급층, 상기 전자공급층상에 형성된 n형 GaAs의 캡층, 상기 전자공급층상에 설치되어 스코트키 접촉을 하는 게이트 전극, 상기 게이트 전극의 제1측면에서 상기 캡층상에 설치되어 상기 캡층과 옴접촉을 하는 소스전극, 및 상기 게이트 전극의 제2반대측면에서 상기 캡층상에 설치되어 상기 캡층과 옴접촉을 하는 드레인 전극으로 구성되되, 상기 채널층은 그 상부주면에 다층구조를 갖고, 상기 다층구조는 5개 이상의 원자층의 스텝높이와 300㎚ 이상의 스텝폭을 각각 갖는 다수의 스텝을 포함하는 것을 특징으로 하는 고전자 이동도 트랜지스터.
  2. 제1항에 있어서, 상기 기판의 상부주면이 (100)표면에서 2°이상의 각만큼 경사진 것을 특징으로 하는 고전자 이동도 트랜지스터.
  3. 제2항에 있어서, 상기 기판의 상부주면이 (111)방향으로 경사진 것을 특징으로 하는 고전자 이동도 트랜지스터.
  4. 제1항에 있어서, 상기 전자공급층은 상기 캡층과 상기 전자공급층상이의 격자 미스핏(misfit) 1×10-3을 초과하지 않도록 설정된 조성을 갖는 것을 특징으로 하는 고전자 이동도 트랜지스터.
  5. 제1항에 있어서, 상기 전자공급층이 20％를 초과하지 않는 비율로 자연적 초격자 구조를 포함하는 것을 특징으로 하는 고전자 이동도 트랜지스터.
  6. 제1항에 있어서, 상기 기판과 상기 채널층사이에 도프되지 않은 GaAs의 버퍼층을 더 포함하되, 상기 버퍼층이 상기기판의 상부주면에서 500㎚의 거리내에 100㎚미만의 두께를 갖는 InGaP의 층을 포함하는 것을 특징으로하는 고전자 이동도 트랜지스터.
  7. 경사진 상부 주면을 갖는 반절연성 기판, 상기 기판상에 형성되어 제1도전형을 갖는 GaAs의 콜렉터층, 상기 콜렉터층상에 형성되어 제2반대도전형을 갖는 GaAs의 베이스층, 채널층상에 형성되어 제1도전형을 갖는 InGaAs의 캡층, 상기 콜렉터층상에 설치된 콜렉터 전극, 상기 베이스층상에 설치된 베이스전극, 및 상기 캡층상에 설치된 에미터 전극으로 구성되되, 상기 에미터층은 그 상부주면에 다층구조를 갖고, 상기 다층구조는 5개 이상의 원자층의 스텝높이와 300㎚ 이상의 스텝폭을 각각 갖는 다수의 스텝을 포함하는 것을 특징으로 하는 헤테로바이폴라 트랜지스터.
  8. 제7항에 있어서, 상기 기판의 상부주면이 (100)표면에서 2°이상의 각만큼 경사진 것을 특징으로 하는 헤테로바이폴라 트랜지스터.
  9. 제8항에 있어서, 상기 기판의 상부주면이 (111)방향으로 경사진 것을 특징으로 하는 헤테로바이폴라 트랜지스터.
  10. 제7항에 있어서, 상기 에미터층은 상기 캡층에 대하여 격자 미시핏이 1×10-3을 초과하지 않도록 설정된 조성을 갖는 것을 특징으로 하는 헤테로바이폴라 트랜지스터.
  11. 제7항에 있어서, 상기 에미터층은 20％를 초과하지 않는 비율로 자연적 초격자 구조를 포함하는 것을 특징으로하는 헤테로바이폴라 트랜지스터.
  12. 제7항에 있어서, 상기 기판과 상기 콜렉터층사이에 도프되지 않은 GaAs의 버퍼층을 더 포함하되, 상기 버퍼층이 상기 기판의 상부주면에서 500㎚의 거리내에 100㎚미만의 두께를 갖는 InGaP의 층을 포함하는 것을 특징으로 하는 헤테로바이폴라 트랜지스터.
  13. GaAs의 기판, 상기 기판상에 형성된 InGaP의 제1장벽층, 상기 장벽층상에 약 10개 분자층의 두께로 형성된 GaAs의 양자 웰층, 및 상기 양자 웰층상에 형성된 InGaP의 제2장벽층으로 구성되되, 양자 웰구조가 약750㎚보다 짧은 파장으로 77K에서 광방출을 제공하는 것을 특징으로 하는 양자 웰 구조.
  14. 경사진 상부주면을 갖는 화합물 반도체 재료의 기판, 상부주면에 다층구조를 갖고, 상기 기판상에 형성된 화합물 반도체 재료의 활성층, 상기 활성층상에 형성된 화합물 반도체 재료의 캡층, 및 상기 캡층상에 설치된 전극으로 구성되되, 상기 다층구조가 적어도 수개의 원자층의 스텝높이와 300㎚ 이상의 스텝폭을 각각 갖는 다수의 스텝을 포함하는 것을 특징으로 하는 화합물 반도체 장치.
  15. 경사진 상부주면을 갖는 화합물 반도체 재료의 기판, 상부주면에 다층구조를 갖고, 상기 기판상에 형성된 화합물 반도체 재료의 활성층, 상기 활성층상에 형성된 화합물 반도체 재료의 캡층, 및 상기 캡층상에 설치된 전극으로 구성되되, 상기 기판의 상부주면이 2°이상의 오프셋 각만큼 경사진 것을 특징으로 하는 화합물 반도체 장치.
  16. 반절연성 GaAs의 기판상에 도프되지 않은 GaAs의 제1버퍼층을 MOVPE 처리에 의하여 500㎚ 미만의 두께로 형성하고, 상기 기판은 경사진 상부주면을 갖고, 상기 제1버퍼층상에 InGaP의 층을 MOVPE 처리에 의하여 100㎚ 이하의 두께로 형성하고, 상기 제1버퍼층상에 제2버퍼층을 MOVPE 처리에 의하여 형성하며, 상기 제2버퍼층상에 활성층을 형성하는 단계로 구성되는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  17. 반절연성 GaAs의 기판상에 도프되지 않은 GaAs의 버퍼층을 MOVPE 처리에 의하여 0.6㎚/sec를 초과하지 않은 성장속도로 성장시키며, 상기 버퍼층상에 활성층을 형성하는 단계로 구성되는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  18. 제17항에 있어서, 상기 버퍼층을 성장시키는 단계는 제1가스소스의 유랑이 제2가스소스의 유랑보다 1이상 5이하의 인자만큼 크도록 설정된 각각의 유랑으로 V족 원소의 제1가스소스와 Ⅲ족 원소의 제2가스소스를 공급하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  19. 제17항에 있어서, 상기 버퍼층을 성장시키는 단계는 제1가스소스의 유랑이 제2가스소스의 유랑보다 100 이상, 200이하의 인자만큼 크도록 설정된 각각의 유랑으로 V족 원소의 제1가스소스와 Ⅲ족 원소의 제2가스소스를 공급하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  20. 경사진 상부주면을 갖는 기판상에 P를 포함하는 첫번째 Ⅲ-V족 화합물 반도체층을 형성하고, 상기 첫번째 Ⅲ-V족 화합물 반도체층상에 As를 포함하는 두 번째 Ⅲ-V족 화합물 반도체를 MOVPE 처리에 의하여 성장하는 단계로 구성되되, 상기 기판의 상부주면이 (100)표면에 대하여 2°이상의 오프셋 각만큼 경사진 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960011744A 1995-04-28 1996-04-18 화합물 반도체결정장치 및 그 제조방법 KR100201530B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7104916A JPH08306703A (ja) 1995-04-28 1995-04-28 化合物半導体結晶装置とその製造方法
JP95-104916 1995-04-28

Publications (2)

Publication Number Publication Date
KR960039220A true KR960039220A (ko) 1996-11-21
KR100201530B1 KR100201530B1 (ko) 1999-06-15

Family

ID=14393434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011744A KR100201530B1 (ko) 1995-04-28 1996-04-18 화합물 반도체결정장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US5751028A (ko)
JP (1) JPH08306703A (ko)
KR (1) KR100201530B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331687B1 (ko) * 1999-12-07 2002-04-09 오길록 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125126A (ja) * 1994-10-19 1996-05-17 Mitsubishi Electric Corp 半導体装置
JPH08306703A (ja) * 1995-04-28 1996-11-22 Fujitsu Ltd 化合物半導体結晶装置とその製造方法
JP3373386B2 (ja) * 1997-03-19 2003-02-04 富士通株式会社 半導体装置及びその製造方法
JP3107051B2 (ja) 1998-07-10 2000-11-06 日本電気株式会社 電界効果トランジスタ、及びその製造方法
JP4610858B2 (ja) * 2003-02-12 2011-01-12 住友化学株式会社 化合物半導体エピタキシャル基板
US7064881B2 (en) * 2003-05-30 2006-06-20 Sarnoff Corporation InP-based phase modulators and methods for making and using same
JP5543302B2 (ja) * 2010-09-02 2014-07-09 住友化学株式会社 化合物半導体ウェーハの製造方法及び化合物半導体素子
KR101680767B1 (ko) * 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
US10043941B1 (en) * 2017-01-31 2018-08-07 International Business Machines Corporation Light emitting diode having improved quantum efficiency at low injection current

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436468A (en) * 1992-03-17 1995-07-25 Fujitsu Limited Ordered mixed crystal semiconductor superlattice device
JP3224437B2 (ja) * 1992-11-30 2001-10-29 富士通株式会社 Ｉｉｉ−ｖ族化合物半導体装置
US5762706A (en) * 1993-11-09 1998-06-09 Fujitsu Limited Method of forming compound semiconductor device
JPH08306703A (ja) * 1995-04-28 1996-11-22 Fujitsu Ltd 化合物半導体結晶装置とその製造方法
JPH08306903A (ja) * 1995-04-29 1996-11-22 Hitachi Cable Ltd 半導体光集積素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331687B1 (ko) * 1999-12-07 2002-04-09 오길록 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법

Also Published As

Publication number Publication date
US5955742A (en) 1999-09-21
KR100201530B1 (ko) 1999-06-15
JPH08306703A (ja) 1996-11-22
US5751028A (en) 1998-05-12

Similar Documents

Publication Publication Date Title
Li et al. Dopant-free GaN/AlN/AlGaN radial nanowire heterostructures as high electron mobility transistors
US6667498B2 (en) Nitride semiconductor stack and its semiconductor device
JP3224437B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置
US5436468A (en) Ordered mixed crystal semiconductor superlattice device
EP0165798B1 (en) Semiconductor device comprising n-channel and p-channel transistors and production method
JP3792390B2 (ja) 半導体装置及びその製造方法
EP0252300A1 (en) Metal to semiconductor ohmic contacts
JPH0766366A (ja) 半導体積層構造体およびそれを用いた半導体装置
KR960039220A (ko) 화합물 반도체결정장치 및 그 제조방법
US6462361B1 (en) GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
JPH04318919A (ja) ＧａＡｓデバイスの製造方法および該方法により製造されたデバイス
US5466955A (en) Field effect transistor having an improved transistor characteristic
JPH0828327B2 (ja) 半導体デバイスの製造方法
JP2000068497A (ja) ＧａＮ系化合物半導体装置
JP2002359249A (ja) 化合物半導体装置及びその製造方法
Jiang et al. Novel high mobility Ga0. 51In0. 49P/GaAs modulation‐doped field‐effect transistor structures grown using a gas source molecular beam epitaxy
JPH04277680A (ja) トンネルトランジスタ及びその製造方法
KR920021746A (ko) 도우프된 결정 성장방법
JP2710783B2 (ja) 半導体装置
JPS6235677A (ja) 反転型高電子移動度トランジスタ装置
Cho Recent developments in III-V compound semiconductor materials and devices
JP3275894B2 (ja) ＧａＩｎＰ系積層構造体の製造方法
JPH0327537A (ja) 変調ドープ型電界効果トランジスタ
JPH0215636A (ja) ヘテロ接合バイポーラトランジスタ
JPS63274181A (ja) ヘテロ接合電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee