KR960038995A - 고속동작용 반도체 메모리장치 및 전송라인 형성방법 - Google Patents

고속동작용 반도체 메모리장치 및 전송라인 형성방법 Download PDF

Info

Publication number
KR960038995A
KR960038995A KR1019950010170A KR19950010170A KR960038995A KR 960038995 A KR960038995 A KR 960038995A KR 1019950010170 A KR1019950010170 A KR 1019950010170A KR 19950010170 A KR19950010170 A KR 19950010170A KR 960038995 A KR960038995 A KR 960038995A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
circuit group
transmission lines
transmission
Prior art date
Application number
KR1019950010170A
Other languages
English (en)
Other versions
KR0164823B1 (ko
Inventor
이호철
장현순
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950010170A priority Critical patent/KR0164823B1/ko
Priority to JP8107722A priority patent/JPH0922989A/ja
Priority to US08/638,373 priority patent/US5663913A/en
Publication of KR960038995A publication Critical patent/KR960038995A/ko
Application granted granted Critical
Publication of KR0164823B1 publication Critical patent/KR0164823B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야 :
본 발명은 고속동작용 반도체 메모리장치에 관한 것으로 특히 전송신호들간의 스큐를 줄인 반도체 메모리장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 :
종래기술에 따른 반도체 메모리장치에서 내부컨트롤회로에서 방생되는 여러 컨트롤신호들의 전송시점에 소정의 시간간격이 생겨 고속동작에 저해요인이 되었다.
3. 발명의 해결방법의 요지 :
상기와 같은 컨트롤 신호들의 시간간격 즉, 스큐로 인한 시간지연을 감소시키기 위하여 본 발명에서는 각기 다른 길이의 전송라인들에 부하전송라인을 접속하여 각 전송라인들간의 부하를 동일하게 만들었다. 이로 인하여 전송신호들간의 스큐를 축소로 축소할 수 있게 되었다.
4. 발명의 중요한 용도 :
상기 전송신호들간의 스큐를 최소화함으로써 반도체 메모리장치는 고대역폭을 확보하여 고주파동작이 가능하게 되었고 이로 인하여 반도체 메모리장치의 전반적인 동작이 고속화된다.

Description

고속동작용 반도체 메모리장치 및 전송라인 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 반도체 메모리장치를 보여주는 회로도.

Claims (6)

  1. 칩내부의 소정영역에 인접하여 형성되고 내부컨트롤신호들을 발생하는 제1회로군과, 상기 제1회로군의 출력에 응답하여 소정의 동작을 수행하는 제2회로군과, 상기 제1회로군 및 상기 제2회로군을 구성하며 대응되는 내부회로들을 연결하는 전송라인들을 구비하는 반도체 메모리장치에 있어서, 상기 전송라인들의 소정부분에 접속되어 상기 전송라인들의 부하량을 동일하게 만드는 부하전송라인들을 더 구비함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 제1회로군을 구성하는 내부회로들과 상기 제2회로군을 구성하는 내부회로들을 연결하는 전송라인들의 길이가 서로 다름을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 제1회로군을 구성하는 내부회로들의 드라이버들의 크기가 각각 다름을 특징으로 하는 반도체 메모리장치.
  4. 상기 제1항에 있어서, 상기 부하전송라인들이 상기 제1회로군에 한정하여 연결됨을 특징으로 하는 반도체 메모리장치.
  5. 제1회로군과 제2회로군을 구성하는 내부회로들을 연결하는 전송라인들의 길이가 서로 달라서 상기 제1회로군에서 출력되는 전송신호들이 상기 제2회로군으로 도달하는데 걸리는 전송시점이 소정시간의 간격을 가지는 반도체 메모리장치의 전송라인 형성방법에 있어서, 상기 전송라인들에 각각 다른 크기의 부하전송라인들을 추가로 접속하여 상기 전송라인들의 부하량을 동일하게 함을 특징으로 하는 반도체 메모리장치의 전송라인 형성방법.
  6. 제5항에 있어서, 상기 부하전송라인이 각 전소라인들의 부하량을 동일하게 혹은 최소화하므로써 상기 전송라인들의 스큐를 줄임을 특징으로 하는 반도체 메모리장치의 전송라인 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950010170A 1995-04-27 1995-04-27 고속동작용 반도체 메모리장치 및 전송라인 형성방법 KR0164823B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950010170A KR0164823B1 (ko) 1995-04-27 1995-04-27 고속동작용 반도체 메모리장치 및 전송라인 형성방법
JP8107722A JPH0922989A (ja) 1995-04-27 1996-04-26 半導体メモリ装置とその伝送ライン形成方法
US08/638,373 US5663913A (en) 1995-04-27 1996-04-26 Semiconductor memory device having high speed parallel transmission line operation and a method for forming parallel transmission lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010170A KR0164823B1 (ko) 1995-04-27 1995-04-27 고속동작용 반도체 메모리장치 및 전송라인 형성방법

Publications (2)

Publication Number Publication Date
KR960038995A true KR960038995A (ko) 1996-11-21
KR0164823B1 KR0164823B1 (ko) 1999-02-01

Family

ID=19413141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010170A KR0164823B1 (ko) 1995-04-27 1995-04-27 고속동작용 반도체 메모리장치 및 전송라인 형성방법

Country Status (3)

Country Link
US (1) US5663913A (ko)
JP (1) JPH0922989A (ko)
KR (1) KR0164823B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8705558B2 (en) * 2006-06-01 2014-04-22 Cisco Technology, Inc. Swapping bandwidth reservations
US8837250B2 (en) 2010-07-20 2014-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for word line decoder layout

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453607A (en) * 1965-10-24 1969-07-01 Sylvania Electric Prod Digital communications system for reducing the number of memory cycles
US3585399A (en) * 1968-10-28 1971-06-15 Honeywell Inc A two impedance branch termination network for interconnecting two systems for bidirectional transmission
US5239215A (en) * 1988-05-16 1993-08-24 Matsushita Electric Industrial Co., Ltd. Large scale integrated circuit configured to eliminate clock signal skew effects
JPH01310558A (ja) * 1988-06-09 1989-12-14 Nec Corp 集積回路の配線構造
JPH0457283A (ja) * 1990-06-21 1992-02-25 Mitsubishi Electric Corp ダイナミックｒａｍ
JPH04274090A (ja) * 1991-03-01 1992-09-30 Matsushita Electron Corp スタティックｒａｍ
US5173668A (en) * 1991-04-29 1992-12-22 International Business Machines Corporation Apparatus and a method for an electrical transmission-line interface
JPH05259414A (ja) * 1992-03-09 1993-10-08 Oki Electric Ind Co Ltd ゲートアレイ

Also Published As

Publication number Publication date
JPH0922989A (ja) 1997-01-21
US5663913A (en) 1997-09-02
KR0164823B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR940019069A (ko) Lsi내 클럭분배회로(intra-lsi clock distribution circuit)
KR950001761A (ko) 반도체 집적회로의 데이타 출력버퍼
KR960003102A (ko) 고속 동기 논리 데이타 래치 장치
JP2698039B2 (ja) 改良された出力ドライバを含むメモリ記憶装置及びデータ処理システム
US6297679B1 (en) Input buffer
KR100209224B1 (ko) 고속 다중화기
KR960038995A (ko) 고속동작용 반도체 메모리장치 및 전송라인 형성방법
KR950015061A (ko) 동기식 이진 카운터
KR970017607A (ko) 반도체 집적회로
EP0865042A3 (en) Drive circuit, and semiconductor memory device that utilizes same
JP2002158286A (ja) 半導体集積回路とそのクロック分配方法
JPS5920027A (ja) 半導体装置
KR20020093238A (ko) 다수개의 출력 신호들을 갖는 반도체 장치
KR100329457B1 (ko) 스탠바이 상태로부터 액세스 가속이 가능한 반도체기억장치
JP2776551B2 (ja) バスライン方式半導体記憶装置
US6701423B2 (en) High speed address sequencer
KR970051268A (ko) 반도체 메모리 장치의 내부 클럭 발생 회로
KR920022664A (ko) 기판 전압 발생회로의 구동방법
JP2811744B2 (ja) 半導体集積回路
KR970068163A (ko) 반도체 메모리 소자의 데이터 출력 버퍼
KR970051252A (ko) 반도체 메모리 장치의 동기 미러 지연회로
JPS6363195A (ja) 半導体集積回路
KR940010084A (ko) 독립적인 입력단을 가지는 컨트롤 신호 인에이블 회로
JPH1187622A (ja) 半導体装置の信号遅延調整回路
JPH08306864A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee