JPS6363195A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に異なる機能をもつ
複数の回路ブロックを１系統の制御信号により制御する
半導体集積回路に関する。

〔従来の技術〕

近年、半導体集積回路の多機能化が益々進み、外部から
の制御信号（以下外部制御信号という）１系統により半
導体集積回路内にある機能の異なる複数の回路ブロック
の動作を制御するようになって来た０例えば、ダイナミ
ック・ランダム・アクセス・メモリにおいては、外部制
御信号ＲＡＳ、ＣＡＳは、アドレス人カラッチ、出力コ
ントロール、ＷＲＩＴＥコントロール、ニブルモード、
およびページモードなど多くの機能を制御する。

従来、この種の半導体集積回路は、第３図に示すように
、それぞれ異なる機能をもつ回路ブロック２−．２ｂご
とに外部信号入力ゲートなどの入力段回路１−．１ｂを
有する構成となっていた。

〔発明が解決しようとする問題点〕

上述した従来の半導体集積回路は、機能の異なる回路ブ
ロック２−．２ｂごとに入力段回路１−．１ｂを有する
構成となっているので、各入力段回路１−．ｌｂの入力
容量がすべての動作条件下で並列に接続され、高速化の
妨げになるという欠点があった。

また、各回路ブロック２−．２ｂごとに入力段回路１−
、ｌｂが設けられているので、入力特性にばらつきを生
ずるという欠点もあった。

本発明の目的は、動作の高速化をはかることができ、か
つ入力特性のばらつきを抑えることのできる半導体集積
回路を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体集積回路は、外部からの制御信号を入力
し所定の信号を出力する入力段回路と、この入力段回路
の出力信号を複数の出力信号に分岐し、これら分岐され
た出力信号のうち少なくとも１つを内部信号により所定
のタイミングでオン・オフ制御するスイッチ素子と、前
記分岐された各出力信号を直接またはこのスイッチ素子
を介してそれぞれ入力し、それぞれ異なる機能をはたし
て所定の信号を出力する複数の回路プロツレと、前記内
部信号を発生する内部信号発生部とを有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図である。

入力段回路１は、抵抗Ｒを介して外部制御信号Ｖ、を入
力し、信号ＶＯを出力する。この出力信号ＶＯは２つに
分岐され、スイッチ素子４．４ｂにそれぞれ入力される
。

回路ブロック２−．２ｂは、それぞれ異なる機能をもち
、各スイッチ素子４．，４ｂからの出力信号Ｖ、、Ｖ、
を入力し、それぞれの機能をはたして信号■。１．ＶＯ
２を出力する。

内部信号発生部３は、回路ブロック２−．２ｂの出力信
号を利用し、各スイッチ素子４−，４ｂを所定のタイミ
ングでオン・オフ制御する内部信号Ｖ　５１　、　Ｖ　
ｃ３を出力する。

スイッチ素子４−．４ｂはトランジスタ等で構成され、
内部信号Ｖ。ｌ＋■ｃ２によりオン・オフ制御され、回
路ブロック２ｍ、２ｂへの入力段回路１の出力信号ＶＯ
の伝達を制御すると共に、出力信号Ｖ。の伝達を必要と
しない回路ブロックを入力段回路１から切り離す。

第２図はこの実施例を動作させたときの信号の波形図で
ある。

時間Ｔｏにおいては、内部信号■。里が高レベル、ＶＣ
２が低レベルになっており、スイッチ素子４ａがオフ、
４ｂがオンになっている。その後、すぐに内部信号■。

１は低レベルになり、スイッチ素子４３をオンにし、回
路ブロック２．に信号Ｖ。

を伝達する。時間Ｔ１で内部信号Ｖｃ２は高レベルにな
り、スイッチ素子４ｂをオフにして入力段回路１から回
路ブロック２ｂを切り離し、回路ブロック２．の高速動
作を可能とする。

なお、第１図においては、各回路ブロック２１，２ｂの
前にそれぞれスイッチ素子４．．４ｂを設けたが、回路
ブロック２−．２ｂの動作条件によっては、スイッチ素
子４−．４ｂの何れかを取除き、直接接続してもよい。

また、第１図においては、２つの回路ブロックの例を示
したが、更に回路ブロックの数を増やしても同様に適用
できる。

〔発明の効果〕

以上説明したように本発明は、１系統の外部制御信号に
対して１つの入力段回路を設け、この入力段回路の出力
を複数に分岐しスイッチ素子を設け、このスイッチ素子
により、外部制御信号の伝達を必要としない回路ブロッ
クを入力段回路から切り離す構成とすることにより、入
力段回路の入力容量及び負荷容量を低減することができ
るので動作の高速化をはかることができ、また、入力段
回路が１つであるので、入力特性のばらつきを抑え、入
力特性を改善することができる効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す実施例を動作させたときの信号の波形図、
第３図は従来の半導体集積回路の一例を示すブロック図
である。 １．１−、ｌｂ・・・入力段回路、２．．２ｂ・・・回
路ブロック、３・・・内部信号発生部、４ａ、４ｂ・・
・スイッチ素子９、Ｒ・・・抵抗。 ￥Ｊ１図 呵３図

Claims (1)

【特許請求の範囲】
1. 外部からの制御信号を入力し所定の信号を出力する入力
   段回路と、この入力段回路の出力信号を複数の出力信号
   に分岐し、これら分岐された出力信号のうち少なくとも
   １つを内部信号により所定のタイミングでオン・オフ制
   御するスイッチ素子と、前記分岐された各出力信号を直
   接またはこのスイッチ素子を介してそれぞれ入力し、そ
   れぞれ異なる機能をはたして所定の信号を出力する複数
   の回路ブロックと、前記内部信号を発生する内部信号発
   生部とを有することを特徴とする半導体集積回路。