KR960038666A - 모스펙트(mosfet)테스트 패턴 제작방법 - Google Patents

모스펙트(mosfet)테스트 패턴 제작방법 Download PDF

Info

Publication number
KR960038666A
KR960038666A KR1019950008343A KR19950008343A KR960038666A KR 960038666 A KR960038666 A KR 960038666A KR 1019950008343 A KR1019950008343 A KR 1019950008343A KR 19950008343 A KR19950008343 A KR 19950008343A KR 960038666 A KR960038666 A KR 960038666A
Authority
KR
South Korea
Prior art keywords
mosfet
test pattern
product die
gate
present
Prior art date
Application number
KR1019950008343A
Other languages
English (en)
Other versions
KR100187682B1 (ko
Inventor
이정훈
허용진
김영태
백동원
김세정
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950008343A priority Critical patent/KR100187682B1/ko
Publication of KR960038666A publication Critical patent/KR960038666A/ko
Application granted granted Critical
Publication of KR100187682B1 publication Critical patent/KR100187682B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 MOSFET 테스트 패턴 제작방법에 관하여 개시된다. 본 발명은 테스트 패턴의 MOSFET 주변에 프로덕트 다이의 게이트 어레이처럼 더미 게이트 전극과 더미 패턴 박스를 형성하므로써, 테스트 패턴의 MOSFET 게이트와 프로덕트 다이의 게이트 어레이에 동일한 바이어서가 생기게 되어 프로덕트 다이의 MOSFET에 대한 특성을 거의 유사하게 모니터 할 수 있다.
따라서, 본 발명은 게이트 임계 바이러스 관련 특성을 신속 정확하게 분석하여 공정에 피드 백(feed back)함으로써 양질의 제품을 생산할 수 있다.

Description

모스펙트(MOSFET)테스트 패턴 제작방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 MOSFET 테스트 패턴이 제작된 웨이퍼의 평면도

Claims (1)

  1. 프로덕트 다이에 형성될 MOSFET의 특성을 모니터하기 위하여 테스트 패턴 지역에 형성되는 테스트 패턴 제작방법에 있어서, 테스트 패턴의 MOSFET 주변에 프로덕트 다이의 게이트 어레이와 유사하게 더미 게이트 전극을 형성하는 것을 특징으로 하는 데스트 패턴 제작방법.
KR1019950008343A 1995-04-11 1995-04-11 모스펙트 테스트 패턴 제작방법 KR100187682B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008343A KR100187682B1 (ko) 1995-04-11 1995-04-11 모스펙트 테스트 패턴 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008343A KR100187682B1 (ko) 1995-04-11 1995-04-11 모스펙트 테스트 패턴 제작방법

Publications (2)

Publication Number Publication Date
KR960038666A true KR960038666A (ko) 1996-11-21
KR100187682B1 KR100187682B1 (ko) 1999-06-01

Family

ID=19411884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008343A KR100187682B1 (ko) 1995-04-11 1995-04-11 모스펙트 테스트 패턴 제작방법

Country Status (1)

Country Link
KR (1) KR100187682B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100409032B1 (ko) * 2001-11-23 2003-12-11 주식회사 하이닉스반도체 테스트 패턴 형성 방법, 그를 이용한 식각 특성 측정 방법및 회로
KR100475112B1 (ko) * 2001-12-29 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR100187682B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
US4704187A (en) Method of forming a lead frame
BR9914190A (pt) Artigo do tipo de litofania e processo de fabricação
FR2353973A1 (fr) Procede de formation d'une connexion electrique et produit obtenu
KR960038666A (ko) 모스펙트(mosfet)테스트 패턴 제작방법
BE859516A (fr) Procede de fabrication de thiazolines-(3) et produits ainsi obtenus
BE883732A (fr) Procede et equipement pour la fabrication d'articles par etirage, et articles ainsi produits
KR910008823A (ko) 필름캐리어 제조용의 필름재 및 필름캐리어의 제조방법
JPS6235270B2 (ko)
KR100266013B1 (ko) 반도체웨이퍼
BE861128A (fr) Procede de fabrication de cystine l pure et produit ainsi obtenu
JPS5662318A (en) Semiconductor device and manufacturing of thereof
JPS54107261A (en) Production of resin seal-type semiconductor device and lead frame used in this production
SU615994A1 (ru) Штамп дл выт жки пр моугольных коробок
JPS6457629A (en) Semiconductor device
JPS61104650A (ja) リ−ドフレ−ム
KR100231824B1 (ko) 다핀 리드 프레임 및 그 제조방법
JPS5427772A (en) Production of semiconductor devices
KR0178409B1 (ko) 프레스 금형의 재료 포밍 가공방법
JP2001269729A (ja) プレス加工方法及びプレス金型
KR950021048A (ko) 반도체 웨이퍼의 패턴 형성방법
KR950001968A (ko) 반도체소자의 이엠(em) 측정패턴 형성방법
JPS5813029B2 (ja) 樹脂モ−ルド型半導体装置の製造方法
KR960026088A (ko) 웨이퍼의 엣지 처리방법
IT7821456A0 (it) Processo ed apparato per fabbricare pezzi di forma allungata da materiale pastigliato, e pezzi cosi' ottenuti.
JPS54102972A (en) Forming method of mask pattern

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee