KR950001968A - 반도체소자의 이엠(em) 측정패턴 형성방법 - Google Patents
반도체소자의 이엠(em) 측정패턴 형성방법 Download PDFInfo
- Publication number
- KR950001968A KR950001968A KR1019930010715A KR930010715A KR950001968A KR 950001968 A KR950001968 A KR 950001968A KR 1019930010715 A KR1019930010715 A KR 1019930010715A KR 930010715 A KR930010715 A KR 930010715A KR 950001968 A KR950001968 A KR 950001968A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pattern
- semiconductor device
- pad
- metal wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 실질적인 생산다이와 가장근접한 반도체 소자의 EM측정 패턴 형성방법에 있어서, 금속배선 패턴을 형성하기 위한 포토마스크상의 생산다이중 하나를 점유하여 형성하되 EM을 체크하고자 하는 패드는 기존 소자 패드의 위치와 크기가 동일하게 형성하고, 기존 금속배선 패턴 형성을 위한 포토마스크 패턴 중 EM체크형 금속배선을 연결시키는데 필요한 지역 이외의 패턴은 그대로 형성하고, 폭과 길이가 기존의 금속배선과 동일하게 형성하고, 실질적인 반도체 소자 제조공정 그대로 토포로지 상에서 형성하는 것을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 EM측정 패턴 형성방법에 관한 것으로, 패키지 전과 후에 소자와 가장 근접한 EM측정을 할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 포토마스크 패턴 평면도, 제2도는 EM측정 패턴의 개략도.
Claims (1)
- 실질적인 생산다이와 가장근접한 반도체 소자의 이엠(EM) 측정 패턴 형성방법에 있어서, 금속배선 패턴을형성하기 위한 포토마스크상의 생산다이중 하나를 점유하여 형성하되 EM을 체크하고자 하는 패드는 기존 소자 패드의 위치와 크기가 동일하게 형성하고, 기존 금속배선 패턴 형성을 위한 포토마스크 패턴중 EM 체크형 금속배선을 연결시키는데 필요한 지역 이외의 패턴은 그대로 형성하고, 폭과 길이가 기존의 금속배선과 동일하게 형성하고, 실질적인 반도체 소자제조공정 그대로 포토로지 상에서 형성하는 것을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 이엠(EM) 측정패턴 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930010715A KR960011262B1 (ko) | 1993-06-12 | 1993-06-12 | 반도체 소자의 이엠(em) 측정 패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930010715A KR960011262B1 (ko) | 1993-06-12 | 1993-06-12 | 반도체 소자의 이엠(em) 측정 패턴 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950001968A true KR950001968A (ko) | 1995-01-04 |
KR960011262B1 KR960011262B1 (ko) | 1996-08-21 |
Family
ID=19357309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930010715A KR960011262B1 (ko) | 1993-06-12 | 1993-06-12 | 반도체 소자의 이엠(em) 측정 패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960011262B1 (ko) |
-
1993
- 1993-06-12 KR KR1019930010715A patent/KR960011262B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960011262B1 (ko) | 1996-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950001968A (ko) | 반도체소자의 이엠(em) 측정패턴 형성방법 | |
KR970053805A (ko) | 반도체 메모리 장치의 파워라인 배치방법 | |
KR900001005A (ko) | 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법 | |
KR920005333A (ko) | 반도체회로 제조장치 및 방법 | |
JPS5363877A (en) | Production of semiconductor device | |
KR920003532A (ko) | 마스터 슬라이스 방식에 있어서의 반도체집적회로의 제조방법 | |
KR950027970A (ko) | 반도체 제조 방법 | |
KR940016653A (ko) | 포토마스크를 이용한 반도체 소자의 공정 모니터 방법 | |
KR970048978A (ko) | 반도체 메모리 소자 제조시 감광층 패턴을 정확하게 형성하기 위한 포토마스크 | |
KR950025864A (ko) | 포토마스크 제작방법 | |
KR920010860A (ko) | 집적회로용 리이드 프레임 및 그 제조방법 | |
KR950025863A (ko) | 반도체소자의 제조방법 | |
KR900005553A (ko) | 반도체장치의 최소 접속창 형성방법 | |
KR980005911A (ko) | 스크라이브 라인 제작방법 | |
KR970018313A (ko) | 정렬도 측정용 오버레이 패턴구조 | |
KR960026101A (ko) | 정렬마크 형성방법 | |
KR960002508A (ko) | 마스터 방식의 반도체 제조방법 | |
KR920010876A (ko) | 폴리실리콘층에 금속층 콘택 형성방법 | |
KR950015580A (ko) | 테스트 패턴용 포토마스크 제작 방법 | |
KR940020533A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR970022509A (ko) | 마스크 제조 방법 | |
KR960026086A (ko) | 레티컬(Reticle) 제작방법 | |
KR910019154A (ko) | 안티패턴효과패턴을 이용한 반도체장치의 식각방법 | |
KR980005279A (ko) | 반도체 제조라인 형성방법 | |
KR970030582A (ko) | 비아 저항 체크 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |