KR100187682B1 - 모스펙트 테스트 패턴 제작방법 - Google Patents

모스펙트 테스트 패턴 제작방법 Download PDF

Info

Publication number
KR100187682B1
KR100187682B1 KR1019950008343A KR19950008343A KR100187682B1 KR 100187682 B1 KR100187682 B1 KR 100187682B1 KR 1019950008343 A KR1019950008343 A KR 1019950008343A KR 19950008343 A KR19950008343 A KR 19950008343A KR 100187682 B1 KR100187682 B1 KR 100187682B1
Authority
KR
South Korea
Prior art keywords
mosfet
test pattern
product die
gate
pattern
Prior art date
Application number
KR1019950008343A
Other languages
English (en)
Other versions
KR960038666A (ko
Inventor
이정훈
허용진
김영태
백동원
김세정
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950008343A priority Critical patent/KR100187682B1/ko
Publication of KR960038666A publication Critical patent/KR960038666A/ko
Application granted granted Critical
Publication of KR100187682B1 publication Critical patent/KR100187682B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 MOSFET 테스트 패턴 제작방법에 관하여 개시된다.
본 발명은 테스트 패턴의 MOSFET 주변에 프로덕트 다이의 게이트 어레이처럼 더미 게이트 전극과 더미 패턴 박스를 형성하므로써, 테스트 패턴의 MOSFET 게이트와 프로덕트 다이의 게이트 어레이에 동일한 바이어서가 생기게 되어 프로덕트 다이의 MOSFET에 대한 특성을 r의 유사하게 모니터 할 수 있다.
따라서, 본 발명은 게이트 임계 바이어스 관련 특성을 신속 정확하게 분석하여 공정에 피드 백(feed back)하므로써 양질의 제품을 생산할 수 있다.

Description

모스펙트(MOSFET) 테스트 패턴 제작방법
제1도는 종래 MOSFET 테스트 패턴이 제작된 웨이퍼의 평면도.
제2도는 본 발명에 의한 MOSFET 테스트 패턴이 제작된 웨이퍼의 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 웨이퍼 12 : 프로덕트 다이
12 : 게이트 어레이 14 : 테스트 패턴
14A : 게이트 전극 14B : 콘택부
14C : 금속배선 14D : 더미 게이트 전극
15 : 더미 패턴 박스 16 : 불순물 영역
본 발명은 MOSFET 테스트 패턴 제작방법에 관한 것으로, 특히 프로덕트 다이(product die)의 MOSFET 특성을 정확히 모니터(monitor)할 수 있는 MOSFET 테스트 패턴 제작방법에 관한 것이다.
대부분의 반도체 설계분야에서는 프로덕트 다이의 MOSFET 특성을 간접 모니터하기 위해서, 통상 테스트 패턴 지역에 프로덕트 다이의 MOSFET와 유사 또는 간소하게 설계 및 구성하여 대략적인 전기적 특성을 얻어내고 있다. 그런데, 웨이퍼에 형성된 다수의 프로덕트 다이내에는 게이트 어레이가 좁은 간격으로 일정하게 밀집된 패턴으로 형성되어 있기 때문에 프로덕트 다이의 패턴과 테스트 패턴간에 게이트 임계 바이어스(gate CD bias)가 달라지므로써 정확한 MOSFET 특성을 모니터하기 어렵다.
제1도는 종래 MOSFET 테스트 패턴이 제작된 웨이퍼의 평면을 도시한 것이다.
웨이퍼(1)에 형성된 다수의 프로덕트 다이(2)내에는 게이트 어레이(3)가 좁은 간격으로 일정하게 밀집된 패턴이 형성된다. 이와같이 게이트 어레이(3)가 밀집되어 있어서, 마스크를 사용한 노광공정시 근접 효과(proximity effect)에 의한 빛의 간섭의 영향을 적게하기 위하여 많은 노광 시간이 필요로 하지만, 비교적 넓은 간격을 유지하고 있는 테스트 패턴(4)은 동일한 노광시간에서 프로덕트 다이에 비하여 과도하게 노광되기 때문에 임계 바이어스가 더 커지게 된다. 따라서, 프로덕트 다이(2)의 MOSFET 특성을 간접 모니터하는 테스트 패턴(4)의 MOSFET는 프로덕트 다이(2)와 근접한 트랜지스터 특성을 갖지 못하는 문제가 발생하게 된다.
테스트 패턴(4)의 MOSFET는 게이트 전극(4A), 소오스(S) 및 드레인(D)으로 구성되며, 게이트 전극(4A), 소오스(S) 및 드레인(D) 각각은 콘택부(4B)에 의해 금속배선(4C)이 접속된다.
따라서, 본 발명은 테스트 패턴의 MOSFET 게이트도 프로덕트 다이의 게이트 어레이처럼 배열하여 정확한 MOSFET 특성을 모니터할 수 있어 게이트 임계 바이어스 관련 특성을 신속 정확하게 분석하여 공정에 피드 백(feed back)하므로써 양질의 제품을 생산할 수 있도록한 MOSFET 테스트 패턴 제작방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 MOSFET 테스트 패턴 제작 방법은 테스트 패턴의 MOSFET 주변에 프로덕트 다이의 게이트 어레이와 유사하게 더미 게이트 전극을 형성하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제2도는 본 발명에 의한 MOSFET 테스트 패턴이 제작된 웨이퍼의 평면을 도시한 것이다.
웨이퍼(11)에 형성된 다수의 프로덕트 다이(12)내에는 게이트 어레이(13)가 좁은 간격으로 일정하게 밀집된 패턴이 형성된다. 이와같이 게이트 어레이(13)가 밀집된 프로덕트 다이(12)의 MOSFET 특성을 정확히 모니터하기 위하여 테스트 패턴 지역에 프로덕트 다이(12)의 게이트 어레이(13)처럼 테스트 패턴(14)의 MOSFET 게이트를 형성한다.
본 발명의 테스트 패턴(14)의 MOSFET는 게이트 전극(14A), 소오스(S) 및 드레인(D)으로 구성되며, 게이트 전극(14A), 소오스(S) 및 드레인(D) 각각은 콘택부(14B)에 의해 금속배선(14C)이 접속된다. 게이트 전극(14A)의 양쪽으로 다수의 더미(dummy) 게이트 전극(14D)을 다수개 형성한다. 더미 게이트 전극(14D)는 프로덕트 다이(12)의 게이트 어레이(13)와 동일한 게이트 전극폭과 동일한 게이트 전극간 스페이스가 되도록 형성한다. 그리고 프로덕트 다이(12)의 MOSFET 특성을 더욱 정확히 모니터 하기 위하여, 테스트 패턴(14)의 옆쪽에 다수의 더미 게이트 전극(14D)을 갖는 더미 패턴 박스(15)를 형성한다.
상기에서, 테스트 패턴 지역에 형성되는 테스트 패턴(14)과 더미 패턴 박스(15)를 제조하는 공정은 간단히 설명하면 다음과 같다.
테스트 패턴 지역에서 테스트 패턴(14)과 더미 패턴 박스(15)가 형성될 부분이 액티브 영역이 되게한다. 테스트 패턴(14)이 형성될 액티브 영역에 게이트 전극(14A)을 형성함과 동시에 테스트 패턴(14) 및 더미 패턴 박스(15)가 형성될 액티브 영역에 프로덕트 다이(12)의 게이트 어레이(13)와 동일한 게이트 전극폭과 동일한 게이트 전극간 스페이스가 되도록 다수의 더미 게이트 전극(14D)을 형성한다. 이후 소오스/드레인 불순물 이온을 주입하여 불순물 영역(16)을 테스트 패턴(14) 및 더미 패턴 박스(15)에 형성하고, 금속콘택공정 및 금속배선공정을 실시한다. 이로인하여 형성되는 테스트 패턴(14) MOSFET는 게이트 전극(14A), 소오스(S) 및 드레인(D)으로 구성되며, 게이트 전극(14A), 소오스(S) 및 드레인(D)각각은 콘택부(14B)에 의해 금속배선(14C)이 접속된다.
상술한 바와 같이 본 발명은 테스트 패턴의 MOSFET 주변에 프로덕트 다이의 게이트 어레이처럼 더미 게이트 전극과 더미 패턴 박스를 형성하므로써, 테스트 패턴의 MOSFET 게이트와 프로덕트 다이의 게이트 어레이에 동일한 바이어서가 생기게 되어 프로덕트 다이의 MOSFET에 대한 특성을 거의 유사하게 모니터할 수 있다.
따라서, 본 발명은 게이트 임계 바이어스 관련 특성을 신속 정확하게 분석하여 공정에 피드 백(feed back)하므로써 양질의 제품을 생산할 수 있다.

Claims (1)

  1. 프로덕트 다이에 형성될 MOSFET의 특성을 모니터하기 위하여 테스트 패턴 지역에 형성되는 테스트 패턴 제작방법에 있어서, 테스트 패턴의 MOSFET 주변에 프로덕트 다이의 게이트 어레이와 유사하게 더미 게이트 전극을 형성하는 것을 특징으로 하는 테스트 패턴 제작방법.
KR1019950008343A 1995-04-11 1995-04-11 모스펙트 테스트 패턴 제작방법 KR100187682B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008343A KR100187682B1 (ko) 1995-04-11 1995-04-11 모스펙트 테스트 패턴 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008343A KR100187682B1 (ko) 1995-04-11 1995-04-11 모스펙트 테스트 패턴 제작방법

Publications (2)

Publication Number Publication Date
KR960038666A KR960038666A (ko) 1996-11-21
KR100187682B1 true KR100187682B1 (ko) 1999-06-01

Family

ID=19411884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008343A KR100187682B1 (ko) 1995-04-11 1995-04-11 모스펙트 테스트 패턴 제작방법

Country Status (1)

Country Link
KR (1) KR100187682B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100409032B1 (ko) * 2001-11-23 2003-12-11 주식회사 하이닉스반도체 테스트 패턴 형성 방법, 그를 이용한 식각 특성 측정 방법및 회로
KR100475112B1 (ko) * 2001-12-29 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100409032B1 (ko) * 2001-11-23 2003-12-11 주식회사 하이닉스반도체 테스트 패턴 형성 방법, 그를 이용한 식각 특성 측정 방법및 회로
KR100475112B1 (ko) * 2001-12-29 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR960038666A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
KR100215845B1 (ko) 반도체소자 제조방법
JP5351740B2 (ja) 二回のカット工程によって多結晶シリコンのライン端部短縮の問題を解決する方法
DE4447266C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
US4704187A (en) Method of forming a lead frame
KR100187682B1 (ko) 모스펙트 테스트 패턴 제작방법
KR100808605B1 (ko) 주변회로지역의 반도체 소자
US5281547A (en) Method for manufacturing a field effect transistor
JPS5613747A (en) Semiconductor device
US3985591A (en) Method of manufacturing parallel gate matrix circuits
JPS6153855B2 (ko)
KR940005897B1 (ko) 반도체 기억 장치
KR100537274B1 (ko) 반도체 소자
KR100451489B1 (ko) 반도체소자의테스트패턴및그의형성방법
KR960019744A (ko) 반도체 소자 제조 방법
KR20010046831A (ko) 테스트 패턴
KR0161737B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
KR100326807B1 (ko) 반도체소자
KR100223941B1 (ko) 반도체 소자의 테스트용 트랜지스터의 주변 더미 게이트 제조방법
KR20060094721A (ko) 웨이퍼 상에 형성된 소자 패턴을 모니터하기 위한 테스트패턴을 구비한 반도체 소자
JPS61285769A (ja) 半導体装置
KR20030056011A (ko) 반도체 소자의 게이트 라인 테스트 패턴
FR2578100B1 (fr) Circuit integre a transistors mos a electrodes en siliciure metallique et procede de fabrication
KR20010061400A (ko) 스플리트 게이트형 플래쉬 메모리 소자의 제조방법
JPS6193646A (ja) 半導体集積回路
JPS6347272B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee