KR960032486A - 반도체집적회로장치 및 리프레시타이머 주기조정방법 - Google Patents

반도체집적회로장치 및 리프레시타이머 주기조정방법 Download PDF

Info

Publication number
KR960032486A
KR960032486A KR1019960002946A KR19960002946A KR960032486A KR 960032486 A KR960032486 A KR 960032486A KR 1019960002946 A KR1019960002946 A KR 1019960002946A KR 19960002946 A KR19960002946 A KR 19960002946A KR 960032486 A KR960032486 A KR 960032486A
Authority
KR
South Korea
Prior art keywords
memory cell
electrode
cell array
refresh
storage node
Prior art date
Application number
KR1019960002946A
Other languages
English (en)
Other versions
KR100193103B1 (ko
Inventor
도오루 이와타
히로유키 야마우치
Original Assignee
모리시다 요이치
마쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR960032486A publication Critical patent/KR960032486A/ko
Application granted granted Critical
Publication of KR100193103B1 publication Critical patent/KR100193103B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리셀어레이와 이 메모리셀어레이의 데이터를 유지하기 위한 리프레시신호를 출력하는 리프레시타이머를 구비한 반도체집적회로장치는 본체의 메모리셀어레이의 리크전류에 의한 전압강하를 검출하는 리크모니터회로와, 리프레시신호를 출력하는 펄스발생회로를 가지고 있다. 리크모니터회로는 본체의 메모리셀과 동일한 메모리셀로 구성된 더미메모리 셀어레이와 더미메모리 셀어레이가 출력하는 전위와 소정의 전위를 비교하는 전위비교기와, 더미메모리 셀어레이의 전위강하속도를 가속하는 리크가속수단으로 구성되어 있다.

Description

반도체집적회로장치 및 리프레쉬타이머 주기조정방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 반도체 집적회로장치의 전체구성도.
제2도(a)는 본 발명의 제1실시예에 관한 반도체 집적회로장치에 있어서, 리프레쉬타이머의 리크 모니터회로의 회로도.
제2도(b)는 본 발명의 제1실시예에 관한 반도체 집적회로장치에 있어서 리프레쉬타이머의 리크 모니터회로의 모식단면도.

Claims (26)

  1. 전하를 축적하는 축적노드인 제1전극과 셀플레이트에 접속된 제2전극이 대향하여 되는 커패시터와, 제1전극이 상기 축적노드에 접속되고 제2전극이 상기 커패시터의 상기 제1전극에 전하를 공급하는 제1전원에 접속되고, 제3전극이 상기 커패시터의 전하축적량을 제어하는 제어선에 접속된 트랜지스터에 의해 구성되는 메모리셀이 배열되어 이루는 본체측의 메모리셀어레이와, 본체측의 이 메모리셀어레이의 데이터를 유지하기 위한 리프레시신호를 출력하는 리프레시타이머를 구비하고, 이 리프레시타이머는, 상기 메모리셀어레이의 리크전류에 의한 전압강하를 검출하는 리크모니터수단과, 이 리크모니터수단이 출력하는 검출신호를 수신하여 상기 리프레시신호를 출력함과 동시에 상기 리크모니터수단을 제어하는 제어수단에 신호를 출력하는 펄스발생수단으로 구성되고, 상기 리크모니터수단은, 본체측의 상기 메모리셀어레이를 구성하는 메모리셀과 동일한 구성이며, 상기 트랜지스터의 상기 제3전극이 상기 제어수단에 접속된 메모리셀이 배열되어 이루어지고, 상기 리크전류에 의한 전압강하를 발생시키는 더미메모리 셀어레이와, 이 더미메모리 셀어레이를 구성하는 메모리셀의 축적노드 또는 셀플레이트의 어느 한쪽에 접속되고, 상기 더미메모리 셀어레이가 발생시키는 전위와 소정의 전위를 비교하여 상기 전위와 상기 소정의 전위가 일치했을 때에 신호를 출력하는 전위비교수단과, 상기 더미메모리셀어레이를 구성하는 상기 메모리셀의 전압강하를 가속시키는 리크가속수단을 갖고 있는 것을 특징으로 하는 반도체집적회로장치.
  2. 제1항에 있어서, 상기 전위비교수단은 상기 더미메모리 셀어레이를 구성하는 상기 메모리셀의 각 셀플레이트에 각각 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  3. 제1항에 있어서, 상기 리크가속수단은 상기 더미메모리 셀어레이를 구성하는 상기 메모리셀의 각 셀플레이트가 전기적으로 개방되어 있는 것을 특징으로 하는 반도체집적회로장치.
  4. 제3항에 있어서, 상기 메모리셀 트랜지스터는 N형 MOS 트랜지스터로서, 상기 리크가속수단은, 상기 더미메모리 셀어레이가 상기 본체측의 메모리셀어레이에 인가되는 상기 제1전원보다도 전위가 높은 승압전원에 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  5. 제3항에 있어서, 상기 메모리셀의 트랜지스터는 N형 MOS 트랜지스터로서, 상기 리크가속수단은, 상기 더미메모리 셀어레이측의 상기 N형 MOS 트랜지스터의 기판이 상기 본체측의 메모리셀어레이측의 상기 N형 MOS 트랜지스터의 기판에 접속되는 전원보다도 전위가 낮은 강압전원에 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  6. 제3항에 있어서, 상기 더미메모리 셀어레이측의 상기 축적노드 또는 상기 셀플레이트의 적어도 한쪽에, 한쪽의 전극이 퓨즈를 통하여 접속되고, 다른 쪽의 전극이 접지된 적어도 하나의 예비 커패시터가 접속되어 있고, 상기 축적노드에 결합되는 용량값은 상기 휴즈가 절단됨으로써 조정이 가능한 것을 특징으로 하는 반도체집적회로장치.
  7. 제3항에 있어서, 상기 더미메모리 셀어레이측의 상기 축적노드 또는 상기 셀플레이트의 적어도 한쪽에, 제1전극이 휴즈를 통하여 접속되고, 제2전극이 상기 제1전원에 접속되고, 제3전극이 상기 제어수단에 접속된 적어도 하나의 예비 트랜지스터가 접속되어 있고, 상기 축적노드의 저위에 강하속도는 상기 휴즈가 절단됨으로써 조정이 가능한 것을 특징으로 하는 반도체집적회로장치.
  8. 제1항에 있어서, 상기 리크가속수단은 상기 더미메모리 셀어레이를 구성하는 상기 메모리셀의 각 셀플레이트에 제1전극이 접속되고, 제2전극이 제2전원에 접속되고, 제3전극이 상기 제어수단에 접속되어 있는 보조트랜지스터인 것을 특징으로 하는 반도체집적회로장치.
  9. 제8항에 있어서, 제2전원은 상기 제1전원의 전위와 같은 것을 특징으로 하는 반도체집적회로장치.
  10. 제8항에 있어서, 상기 메모리셀의 트랜지스터는 N형 MOS 트랜지스터로서 상기 리크가속수단은, 상기 더미메모리 셀어레이가 상기 본체측의 메모리셀어레이에 인가되는 상기 제1전원보다도 전위가 높은 승압전원에도 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  11. 제8항에 있어서, 상기 메모리셀의 트랜지스터는 N형 MOS 트랜지스터로서 상기 리크가속수단은, 상기 더미메모리 셀어레이측의 상기 N형 MOS 트랜지스터의 기판이 상기 본체측의 상기 메모리셀어레이측의 상기 N형 MOS 트랜지스터의 기판에 접속되는 전원보다도 전위가 낮은 강압전원에도 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  12. 제8항에 있어서, 상기 더미메모리 셀어레이측의 상기 축적노드 또는 상기 셀플레이트의 적어도 한쪽에, 한쪽의 전극이 휴즈를 통하여 접속되고, 다른쪽의 전극이 접지된 적어도 하나의 예비 커패시터가 접속되어 있고, 상기 축적노드에 결합되는 용량값은 상기 휴즈가 절단됨으로써 조정이 가능한 것을 특징으로 하는 반도체집적회로장치.
  13. 제8항에 있어서, 상기 더미메모리 셀어레이측의 상기 축적노드 또는 상기 셀플레이트의 적어도 한쪽에, 제1전극이 휴즈를 통하여 접속되고,제2전극이 상기 제1전원에 접속되고 제3전극이 상기 제어수단에 접속된 적어도 하나의 예비트랜지스터가 접속되어 있고, 상기 축적노드의 전위의 강하속도는 상기 휴즈가 절단됨으로써 조정이 가능한 것을 특징으로 하는 반도체집적회로장치.
  14. 제8항에 있어서, 상기 제어수단은 상기 더미메모리 셀어레이의 상기 트랜지스터의 동작과 상기 보조트랜지스터의 동작을 따로따로 제어하는 것을 특징으로 하는 반도체집적회로장치.
  15. 제1항에 있어서, 상기 펄스발생수단은, 상기 전위비교수단과 상기 제어수단에 접속되고, 수신신호를 유지하는 신호래치수단과, 이 신호래치수단에 접속되고 상기 리프레시신호가 되는 펄스를 출력하는 발진수단 및 펄스의 소정회수를 계측하는 카운터로 구성되는 타이머수단을 갖고 있는 것을 특징으로 하는 반도체집적회로장치.
  16. 제1항에 있어서, 상기 펄스발생수단은 상기 전위비교수단과 사익 제어수단에 접속되고 수신신호를 지연시키는 지연수단을 갖고 있는 것을 특징으로 하는 반도체집적회로장치.
  17. 제1항에 있어서, 상기 펄스발생수단은 상기 검출신호의 발생주기인 리프레시주기의 기간중 일부에 집중하여 모든 상기 리프레시신호를 출력하는 것을 특징으로 하는 반도체집적회로장치.
  18. 제1항에 있어서, 상기 펄스발생수단은 상기 검출신호의 발생주기에 동기한 하나의 펄스로 구성되는 상기 리프레시신호를 출력하는 것을 특징으로 하는 반도체집적회로장치.
  19. 메모리셀어레이의 리크전류에 의한 전압강하는 검출하는 리크모니터수단을 갖고, 상기 메모리셀어레이의 데이터를 유지하기 위한 리프레시신호를 출력하는 리프레시타이머의 주기를 측정하는 측정공정과, 상기 메모리셀어레이를 구성하는 디바이스의 규격값에 의거하여 미리 정한 목표값과 측정값을 비교하여 평가하는 평가공정과, 평가의 결과, 목표값에 도달하고 있지 않은 경우에 리프레시 주기조정수단을 조정하는 조정공정을 구비하고 있는 것을 특징으로 하는 리프레시타이머 주기조정방법.
  20. 제19항에 있어서, 상기 조정공정은 상기 목표값에 도달하기까지 상기 측정공정으로부터 상기 조정공정까지를 반복하는 공정을 포함하는 것을 특징으로 하는 리프레시타이머의 주기방법.
  21. 제19항에 있어서, 상기 리프레시 주기조정수단은, 전하를 축적하는 축적노드인 제1전극과 셀플레이트에 접속된 제2전극이 대향하여 되는 커패시터와, 상기 축적노드와 이 축적노드에 전하를 공급하는 전원 사이에 접속되고 상기 축적노드의 전하의 축적량을 제어하는 트랜지스터로 구성되는 더미메모리셀을 갖는 상기 리크모니터수단에 있어서, 상기 더미메모리셀의 상기 축적노드 또는 상기 셀플레이트의 적어도 한쪽에, 한쪽의 전극이 휴즈를 통하여 접속되고, 다른 쪽의 전극이 접지된 적어도 하나의 예비 커패시터가 접속되어 이루어지고, 상기 조정공정에서 조정방법은 상기 휴즈를 절단함으로써 실행되는 것을 특징으로 하는 리프레시타이머 주기조정방법.
  22. 제19항에 있어서, 상기 리프레시 주기조정수단, 전하를 축적하는 축적노드인 한쪽의 전극과 셀플레이트에 접속된 다른쪽의 전극이 대향하여 되는 커패시터와, 상기 축적노드와 이 축적노드에 전하를 공급하는 전원 사이에 접속되고, 상기 축적노드의 전하의 축적량을 제어하는 트랜지스터로 구성되는 더미메모리셀을 갖는 상기 리크모니터수단에 있어서, 상기 더미메모리셀의 상기 축적노드 또는 상기 셀플레이트의 적어도 한쪽에 제1전극이 휴즈를 통하여 접속되고, 제2전극이 상기 전원에 접속되고, 제3전극이 상기 커패시터의 전하축적량을 제어하는 제어수단에 접속된 적어도 하나의 예비 트랜지스터가 접속되어 이루어지고, 상기 조정공정에 있어서 조정방법은 상기 휴즈를 절단함으로써 실행하는 것을 특징으로 하는 리프레시타이머 주기조정방법.
  23. 메모리셀어레이를 구성하는 디바이스의 데이터유지시간을 소정의 조건하에서 측정하여 이 측정값으로부터 목표값을 설정하는 준비공정과, 상기 메모리셀어레이의 리크전류에 의한 전압강하를 검출하는 리크모니터 수단을 갖고, 상기 메모리셀어레이의 데이터를 유지하기 위한 리프레시신호를 출력하는 리프레시타이머의 주기를 상기 준비공정과 동일한 조건에 의해 측정하는 측정공정과, 상기 준비공정에 의한 목표값과 상기 측정공정에 의한 측정값을 비교하여 평가하는 평가공정과, 평가의 결과, 목표값에 도달하고 있지 않은 경우에 리프레시 주기조정수단을 조정하는 조정공정을 구비하고 있는 것을 특징으로 하는 리프레시타이머 주기조정방법.
  24. 제23항에 있어서, 상기 조정공정은 상기 목표값에 도달하기까지 상기 측정공정으로부터 상기 조정공정까지를 반복하는 공정을 포함하는 것을 특징으로 하는 리프레시타이머 주기조정방법.
  25. 제23항에 있어서, 상기 리프레시 주기조정수단은, 전하를 축적하는 축적노드인 제1전극과 셀플레이트에 접속된 제2전극이 대향하여 되는 커패시터와, 상기 축적노드와 이 축적노드에 전하를 공급하는 전원 사이에 접속되고, 상기 축적노드의 전하의 축적량을 제어하는 트랜지스터로 구성되고 더미메모리셀을 갖는 상기 리크 모니터수단에 있어서, 상기 더미메모리셀의 상기 축적노드 또는 상기 셀플레이트의 적어도 한쪽에, 한쪽의 전극이 휴즈를 통하여 접속되고, 다른쪽의 전극이 접지된 적어도 하나의 예비 커패시터가 접속되어 이루어지고, 상기 조정공정에 있어서 조정방법은 상기 휴즈를 절단함으로써 실행되는 것을 특징으로 하는 리프레시타이머 주기조정방법.
  26. 제23항에 있어서, 상기 리프레시 주기조정수단은, 전하를 축적하는 축적노드인 제1전극과 셀플레이트에 접속된 제2전극이 대향하여 되는 커패시터와, 상기 축적노드와 이 축적노드에 전하를 공급하는 전원 사이에 접속되고, 상기 축적노드의 전하 축적량을 제어하는 트랜지스터로 구성되는 더미메모리셀을 갖는 상기 리크모니터수단에 있어서, 상기 더미메모리셀의 상기 축적노드 또는 상기 셀플레이트의 적어도 한쪽에 제1전극이 휴즈를 통하여 접속되고, 제2전극이 상기 전원에 접속되고, 제3전극이 상기 커패시터의 전하축적량을 제어하는 제어수단에 접속된 적어도 하나의 예비 트랜지스터가 접속되어 이루어지고, 상기 조정공정에 있어서 조정방법은 상기 휴즈를 절단함으로써 실행되는 것을 특징으로 하는 리프레시타이머 주기조정방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002946A 1995-02-08 1996-02-07 반도체집적회로장치 및 리프레시타이머 주기조정방법 KR100193103B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2054595 1995-02-08
JP95-020,545 1995-02-08

Publications (2)

Publication Number Publication Date
KR960032486A true KR960032486A (ko) 1996-09-17
KR100193103B1 KR100193103B1 (ko) 1999-06-15

Family

ID=12030132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002946A KR100193103B1 (ko) 1995-02-08 1996-02-07 반도체집적회로장치 및 리프레시타이머 주기조정방법

Country Status (3)

Country Link
US (1) US5652729A (ko)
KR (1) KR100193103B1 (ko)
TW (1) TW301750B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800145B1 (ko) * 2006-05-22 2008-02-01 주식회사 하이닉스반도체 셀프 리프레쉬 주기 제어 회로 및 그 방법
US8754686B2 (en) 2012-06-20 2014-06-17 SK Hynix Inc. Delay control circuit and clock generation circuit including the same

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
JPH10199293A (ja) * 1996-12-27 1998-07-31 Canon Inc メモリのデータ保持特性の試験方法
US5956350A (en) * 1997-10-27 1999-09-21 Lsi Logic Corporation Built in self repair for DRAMs using on-chip temperature sensing and heating
FR2775382B1 (fr) * 1998-02-25 2001-10-05 St Microelectronics Sa Procede de controle du rafraichissement d'un plan memoire d'un dispositif de memoire vive dynamique, et dispositif de memoire vive correspondant
US5909404A (en) * 1998-03-27 1999-06-01 Lsi Logic Corporation Refresh sampling built-in self test and repair circuit
US6898140B2 (en) * 1998-10-01 2005-05-24 Monolithic System Technology, Inc. Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors
US6504780B2 (en) 1998-10-01 2003-01-07 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a dram device using clock division
KR100641912B1 (ko) * 1998-12-24 2007-07-12 주식회사 하이닉스반도체 셀 누설전류 감지장치
US6185135B1 (en) 1999-01-05 2001-02-06 International Business Machines Corporation Robust wordline activation delay monitor using a plurality of sample wordlines
US6115310A (en) * 1999-01-05 2000-09-05 International Business Machines Corporation Wordline activation delay monitor using sample wordline located in data-storing array
DE10002374C2 (de) * 2000-01-20 2002-10-17 Infineon Technologies Ag Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
US6269039B1 (en) 2000-04-04 2001-07-31 International Business Machines Corp. System and method for refreshing memory devices
EP1324491A4 (en) * 2000-08-04 2008-05-14 Nec Electronics Corp TIMER SWITCHING AND SEMICONDUCTOR MEMORY WITH TEMPERATURE SWITCHING
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
KR100744598B1 (ko) * 2001-06-29 2007-08-01 매그나칩 반도체 유한회사 리프레쉬 회로 및 방법 및 이를 이용하는 반도체 메모리장치
JP2003030983A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JP4392740B2 (ja) * 2001-08-30 2010-01-06 株式会社ルネサステクノロジ 半導体記憶回路
US6714473B1 (en) 2001-11-30 2004-03-30 Cypress Semiconductor Corp. Method and architecture for refreshing a 1T memory proportional to temperature
US6791893B2 (en) * 2002-06-12 2004-09-14 Micron Technology, Inc. Regulating voltages in semiconductor devices
TWI285894B (en) * 2003-04-17 2007-08-21 Winbond Electronics Corp Generation device of the refresh clock varied with the capacitance of memory capacitor and method thereof
JP4199591B2 (ja) * 2003-05-16 2008-12-17 エルピーダメモリ株式会社 セルリークモニタ回路及びモニタ方法
US20050036380A1 (en) * 2003-08-14 2005-02-17 Yuan-Mou Su Method and system of adjusting DRAM refresh interval
US7225375B2 (en) * 2004-03-31 2007-05-29 International Business Machines Corporation Method and apparatus for detecting array degradation and logic degradation
JP2005332446A (ja) * 2004-05-18 2005-12-02 Fujitsu Ltd 半導体メモリ
JP4783027B2 (ja) * 2005-01-24 2011-09-28 パナソニック株式会社 半導体記憶装置
US7564274B2 (en) * 2005-02-24 2009-07-21 Icera, Inc. Detecting excess current leakage of a CMOS device
US7274618B2 (en) 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
KR100712528B1 (ko) * 2005-08-26 2007-04-27 삼성전자주식회사 센싱마진 가변회로 및 이를 구비하는 반도체 메모리 장치
US7882334B2 (en) * 2006-02-20 2011-02-01 International Business Machines Corporation Processor pipeline architecture logic state retention systems and methods
US7397718B2 (en) * 2006-04-13 2008-07-08 International Business Machines Corporation Determining relative amount of usage of data retaining device based on potential of charge storing device
EP2108165A1 (fr) * 2007-01-05 2009-10-14 Proton World International N.V. Verrouillage temporaire d'un circuit electronique
WO2008084016A1 (fr) * 2007-01-05 2008-07-17 Proton World International N.V. Protection d'informations contenues dans un circuit electronique
KR100990144B1 (ko) 2007-03-05 2010-10-29 주식회사 하이닉스반도체 반도체 소자 및 그의 동작방법
JP2008293605A (ja) * 2007-05-25 2008-12-04 Elpida Memory Inc 半導体記憶装置
US7913193B2 (en) * 2007-10-26 2011-03-22 International Business Machines Corporation Determining relative amount of usage of data retaining device based on potential of charge storing device
US7937560B2 (en) * 2008-05-15 2011-05-03 International Business Machines Corporation Processor pipeline architecture logic state retention systems and methods
KR20130098473A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법
KR20150138026A (ko) * 2014-05-29 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6084318B1 (ja) * 2016-02-22 2017-02-22 力晶科技股▲ふん▼有限公司 揮発性半導体記憶装置のリフレッシュ制御回路及び方法、並びに揮発性半導体記憶装置
US10482981B2 (en) * 2018-02-20 2019-11-19 Sandisk Technologies Llc Preventing refresh of voltages of dummy memory cells to reduce threshold voltage downshift for select gate transistors
USD943943S1 (en) 2020-07-24 2022-02-22 New Balance Athletics, Inc. Shoe upper
US11195568B1 (en) 2020-08-12 2021-12-07 Samsung Electronics Co., Ltd. Methods and systems for controlling refresh operations of a memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787034B2 (ja) * 1984-05-07 1995-09-20 株式会社日立製作所 半導体集積回路装置
JPH07107793B2 (ja) * 1987-11-10 1995-11-15 株式会社東芝 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム
JPH04259983A (ja) * 1991-02-15 1992-09-16 Hitachi Ltd 半導体記憶装置
KR920022293A (ko) * 1991-05-16 1992-12-19 김광호 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
JPH05225777A (ja) * 1992-02-13 1993-09-03 Sharp Corp 半導体メモリ装置
US5392251A (en) * 1993-07-13 1995-02-21 Micron Semiconductor, Inc. Controlling dynamic memory refresh cycle time

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800145B1 (ko) * 2006-05-22 2008-02-01 주식회사 하이닉스반도체 셀프 리프레쉬 주기 제어 회로 및 그 방법
US7619943B2 (en) 2006-05-22 2009-11-17 Hynix Semiconductor Inc. Circuit and method for controlling self-refresh cycle
US8111574B2 (en) 2006-05-22 2012-02-07 Hynix Semiconductor Inc. Circuit and method for controlling self-refresh cycle
US8754686B2 (en) 2012-06-20 2014-06-17 SK Hynix Inc. Delay control circuit and clock generation circuit including the same

Also Published As

Publication number Publication date
US5652729A (en) 1997-07-29
KR100193103B1 (ko) 1999-06-15
TW301750B (ko) 1997-04-01

Similar Documents

Publication Publication Date Title
KR960032486A (ko) 반도체집적회로장치 및 리프레시타이머 주기조정방법
KR100198617B1 (ko) 모오스 캐패시터의 누설전압감지회로
KR100218040B1 (ko) 반도체장치 및 비교회로
KR100238997B1 (ko) 반도체장치 및 그 시험장치
US6087892A (en) Target Ion/Ioff threshold tuning circuit and method
CN101286733B (zh) 一种低压低功耗振荡器
US6265918B1 (en) Clock signal processing circuit and semiconductor device in which a clock signal is processed in improved method
US7502264B2 (en) On-chip EE-PROM programming waveform generation
US5375093A (en) Temperature detecting circuit and dynamic random access memory device
US7952343B2 (en) Current measurement circuit and method
KR910002801B1 (ko) Dram 회로 및 이 회로의 감지 및 복귀 작동 제어 방법
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
US7646661B2 (en) Self-refresh control circuit for detecting current flowing from current generator and semiconductor device including same
US7508729B2 (en) Oscillator circuit generating oscillating signal having stable cycle
US7091727B2 (en) Method and IC for detecting capacitance variation
US4384218A (en) Substrate bias generator
KR960015589A (ko) 공급 전압 vdd가 증가함에 따라 증가된 지연을 갖는 클럭킹 회로
US6970393B1 (en) Pulse generating circuit for self-refresh
US20050162215A1 (en) Temperature sensing variable frequency generator
JP3029396B2 (ja) 半導体集積回路装置及びリフレッシュタイマー周期調整方法
JP2764984B2 (ja) 電流センス回路
US20240125848A1 (en) Leakage current detection circuit
JPH09113564A (ja) 遅延用コンデンサ耐圧チェック方法及び半導体集積回路
TWI388126B (zh) 積體電路之時鐘電路（三）
US7333382B2 (en) Method and apparatus for an oscillator within a memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee