KR960026372A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR960026372A KR960026372A KR1019940040528A KR19940040528A KR960026372A KR 960026372 A KR960026372 A KR 960026372A KR 1019940040528 A KR1019940040528 A KR 1019940040528A KR 19940040528 A KR19940040528 A KR 19940040528A KR 960026372 A KR960026372 A KR 960026372A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- oxide film
- oxide
- depositing
- semiconductor device
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 선택적 식각법을 이용한 반도체 소자의 산화막을 평탄화시키는 반도체 소자 제조방법에 관한 것으로, 비아 형성시 에스오지(SOG: Spin on glass)물질이 금속박막과 직접 접촉되는 것을 방지하기 위하여 비아 식각후 습식식각을 실시하여 에스오지와 다른 산화막과의 식각율 차이에 따른 비아측벽에서의 SOG 노출을 억제함으로써 양질의 산화막 형성 및 안정된 비아 형성이 가능하며 산화막의 글로벌 단차를 줄일 수 있게한 반도체 소자 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명의 반도체 소자 제조방법에 다른 산화막 형성 공정도.
Claims (5)
- 실리콘 기판 상부에 제1산화막을 일정두께로 증착하는 단계와, 상기 제1산화막 상부에 금속박막을 증착한 후,식각하여 제1금속배선을 형성하는 단계와, 상기 구조의 전체 상부에 제2산화막, 제3산화막, 제4산화막을 차례로 증착하는 단계와, 전체 상부에 감광막을 도포한 후, 식각하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 이용하여 산화막 식각에 의한 비아 홀을 형성하는 단계와, 상기 구조전체를 화학용액을 사용하여 일정시간 동안 습식식각하여 상기 제4산화막 사이에 홀을 형성하는 단계와, 일정조건하에서 전체구조를 열처리하는 단계와, 전체구조 상부에 확산방지 금속층, 금속 박막층을 차례로 증착한 후 식각공정을 통해 제2금속배선을 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1산화막 증착시 390℃이상의 온도에서 사일렌(SiH4)을 기본 소오스로하여 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제3산화막은 에스오지(SOG)물질로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 비아홀을 형성하기 위해 감광막 패턴의 하부층 식각시, 건식식각법으로 하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 열처리 조건은 400℃에서 500℃사이의 온도에서 30분 이상 가열하는 것을 특징으로 하는 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040528A KR960026372A (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040528A KR960026372A (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960026372A true KR960026372A (ko) | 1996-07-22 |
Family
ID=66648164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940040528A KR960026372A (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960026372A (ko) |
-
1994
- 1994-12-31 KR KR1019940040528A patent/KR960026372A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4389281A (en) | Method of planarizing silicon dioxide in semiconductor devices | |
| KR890003048A (ko) | Mos형 반도체 장치의 제조방법 | |
| KR960026372A (ko) | 반도체 소자 제조 방법 | |
| KR970053902A (ko) | 공정시간 단축형 반도체 제조방법 | |
| KR100223900B1 (ko) | 액정표시장치의 제조방법 | |
| JPS5543847A (en) | Forming method of multilayer interconnection | |
| JPS57133667A (en) | Manufacture of semiconductor device | |
| KR940004750A (ko) | 스핀 온 클래스(sog)막을 이용한 콘택 제조방법 | |
| KR100333367B1 (ko) | 반도체소자의제조방법 | |
| KR970054262A (ko) | 화합물 반도체 소자의 오믹전극 형성방법 | |
| KR910006092B1 (ko) | 리프트 오프공정을 이용한 반도체장치의 제조방법 | |
| JP3515213B2 (ja) | 半導体装置の製造方法 | |
| KR960030329A (ko) | 반도체 매몰 접촉창(buried contact) 형성방법 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR960002578A (ko) | 반도체소자의 전하보존전극 제조방법 | |
| JPH0290614A (ja) | スルーホールの形成方法 | |
| JPS61161721A (ja) | 表面平坦化法 | |
| KR950021090A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960026364A (ko) | 고집적 반도체 소자의 소자간 분리막 형성 방법 | |
| JPS5923515A (ja) | 不純物拡散方法 | |
| JPS61154129A (ja) | 有機樹脂のエツチング方法 | |
| KR960026158A (ko) | 고집적 반도체 소자의 제조방법 | |
| KR970023583A (ko) | 반도체 장치의 다결정 실리콘막의 패터닝 방법 | |
| KR970003708A (ko) | 반도체 소자의 게이트 전극의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |