KR960026224A - 반도체 소자의 콘택홀 형성 방법 - Google Patents
반도체 소자의 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR960026224A KR960026224A KR1019940039114A KR19940039114A KR960026224A KR 960026224 A KR960026224 A KR 960026224A KR 1019940039114 A KR1019940039114 A KR 1019940039114A KR 19940039114 A KR19940039114 A KR 19940039114A KR 960026224 A KR960026224 A KR 960026224A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon film
- film
- forming
- etching
- polysilicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 16
- 229920005591 polysilicon Polymers 0.000 claims abstract 16
- 238000005530 etching Methods 0.000 claims abstract 8
- 239000012535 impurity Substances 0.000 claims abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims abstract 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract 4
- 239000010703 silicon Substances 0.000 claims abstract 4
- 125000006850 spacer group Chemical group 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 4
- 150000002500 ions Chemical class 0.000 claims abstract 3
- 229910021332 silicide Inorganic materials 0.000 claims abstract 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 3
- 238000002513 implantation Methods 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims 1
- 229910052786 argon Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 239000001307 helium Substances 0.000 claims 1
- 229910052734 helium Inorganic materials 0.000 claims 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로서, 실리콘 기판상에 소정 패턴의 게이트 산화막, 도핑된 폴리실리콘막, 실리사이드막을 순차적으로 적층 및 게이트 전극을 형성하는 단계와, 저농도 불순물 주입 단계와, 폴리실리콘막을 증착하고 이방성 식각하여 폴리실리콘막 스페이서를 형성하는 단계와, 고농도 불순물 주입 단계와, 전면에 절연막과 제2폴리실리콘막을 형성하는 단계와, 상기 제2폴리실리콘막과 상기 절연막을 소정의 패턴에 의하여 식각하는 단계와, 소자 전면에 이온을 주입하는 단계와, 상기 절연막을 식각정지층으로 하여 블랭킷 식각하는 단계 및 금속 배선을 이루는 단계를 구비하는 것을 특징으로 한다. 이와 같은 본 발명은 실리콘기판과 게이트 전극이 동시에 노출되는 소정의 콘택홀 형성시, 접촉면적을 증대시킬 수 있어 소자의 제조수율과 스피드면을 개선하고 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 각 제조 공정에 있어서의 반도체 소자의 단면도.
Claims (7)
- 반도체 소자의 콘택홀 형성 방법에 있어서, 실리콘 기판상에 소정 패턴의 게이트 산화막, 도핑된 폴리실리콘막, 실리사이드막을 순차적으로 적층 및 게이트 전극을 형성하는 단계와, 저농도 불순물 주입 단계와, 폴리실리콘막을 증착하고 이방성 식각하여 폴리실리콘막 스페이서를 형성하는 단계와, 고농도 불순물 주입 단계와, 전면에 절연막과 제2폴리실리콘막을 형성하는 단계와, 상기 제2폴리실리콘막과 상기 절연막을 소정의 패턴에 의하여 식각하는 단계와, 소자 전면에 이온을 주입하는 단계와, 상기절연막을 식각정지층으로 하여 블랭킷 식각하는 단계 및 금속 배선을 이루는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 절연막의 두께는 2,500~3,500Å 이고, 상기 제2폴리실리콘막의 두께는 500~1,000Å 인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 제2폴리실리콘막은 염소가스 및 헬륨가스를 이용하여 이방성 식각함을 특징으로하는 반도체 소자의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 절연막은 CF4,CHF3, Ar을 이용하여 이방성 식각함을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제1항에 있어서,상기 제2폴리실리콘막과 상기 절연막을 식각하는 공정은 상기 불순물 확산 영역, 폴리실리콘막스페이서, 및 실리사이드막을 노출시키도록 함을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 이온 주입 공정시 사용하는 이온은 아르곤이고, 30 내지 100KeV, 1×1013내지 1×1017원자/㎤의 조건으로 주입하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 블랭킷 식각공정은 상기 제2폴리실리콘막, 폴리실리콘막스페이서, 및 실리콘기판에 행함을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039114A KR0162143B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 콘택홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039114A KR0162143B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 콘택홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026224A true KR960026224A (ko) | 1996-07-22 |
| KR0162143B1 KR0162143B1 (ko) | 1999-02-01 |
Family
ID=19405290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039114A KR0162143B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 콘택홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0162143B1 (ko) |
-
1994
- 1994-12-30 KR KR1019940039114A patent/KR0162143B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0162143B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0528899B2 (ko) | ||
| KR970053912A (ko) | 반도체 소자의 제조방법 | |
| JPH06163578A (ja) | 接続孔形成法 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR960026224A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR960036045A (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR970052504A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100215829B1 (ko) | 텅스텐 플러그 형성방법 | |
| KR100274979B1 (ko) | 반도체소자내의콘택트형성방법 | |
| JPH0322528A (ja) | 半導体装置の製法 | |
| US6191019B1 (en) | Method for forming a polysilicon layer in a polycide process flow | |
| KR100236049B1 (ko) | 바이폴라 트랜지스터 및 이의 제조방법 | |
| KR0162141B1 (ko) | 반도체 소자 제조방법 | |
| KR970003498A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20020066585A (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR100400764B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
| KR970003548A (ko) | 반도체 소자의 제조방법 | |
| KR100393963B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100252857B1 (ko) | 반도체 소자의 제조방법 | |
| KR100235622B1 (ko) | 반도체 소자의 얕은 접합 형성방법 | |
| KR970003549A (ko) | 반도체 소자의 제조방법 | |
| KR20020030338A (ko) | 반도체 장치 제조방법 | |
| KR970013108A (ko) | 수평형 바이폴라 트랜지스터의 제조 방법 | |
| KR970008422A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |