KR960024929A - 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템 - Google Patents

프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템 Download PDF

Info

Publication number
KR960024929A
KR960024929A KR1019940038722A KR19940038722A KR960024929A KR 960024929 A KR960024929 A KR 960024929A KR 1019940038722 A KR1019940038722 A KR 1019940038722A KR 19940038722 A KR19940038722 A KR 19940038722A KR 960024929 A KR960024929 A KR 960024929A
Authority
KR
South Korea
Prior art keywords
data
program
tool
logic
voltage
Prior art date
Application number
KR1019940038722A
Other languages
English (en)
Other versions
KR0158019B1 (ko
Inventor
이수길
Original Assignee
정장호
Lg 정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, Lg 정보통신 주식회사 filed Critical 정장호
Priority to KR1019940038722A priority Critical patent/KR0158019B1/ko
Publication of KR960024929A publication Critical patent/KR960024929A/ko
Application granted granted Critical
Publication of KR0158019B1 publication Critical patent/KR0158019B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 프로그램가능한 로직 디바이스(Programmable Logic Device : PLD)의 로직 에뮬레이션 시스템에 관한 것으로, 특기 PLD에 로딩시키지 않은 상태에서 입력로직 데이타의 변경 및 수정이 가능하며, 원하는 포인트에서 타이밍도와 로직값을 확인할 수 있으며, 최종 프로그램 데이타를 별도의 프로그램 장비없이PLD로 입력시킬 수 있는 PLD의 로직 에뮬레이션 시스템에 관한 것이다.
본 발명은 로직데이타식을 컴파일하고 입력된 데이타를 로딩하여 테스팅을 거친 프로그램을 데이타를 어드레스 및 제어 데이타와 함께 출력하는 에뮬레이터(11)와, 상기 어드레스와 제어데이타에 따라 상기 프로그램 데이타를 수신, 래치 출력하기 위한 데이타 정합 수단(13)과, 상기 데이타 정합수단(13)에 수신된 프로그램 데이타에 따라 각 디바이스에 해당하는 전압을 발생하여 선택적으로 인가하기 위한 프로그램 툴(15)과, 상기 데이타 정합수단의 프로그램 데이타와 프로그램 툴(15)의 프로그램 전압을 프로그램 가능한 로직 디바이스에 정합시켜서 인가하기 위한 타겟 정합툴(17)로 구성된다.

Description

프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 PLD에 대한 로직 에뮬레이션 시스템의 개략블럭도, 제3도는 본 발명에 따른 PLD에 대한 로직 에뮬레이션 시스템의 구성을 나타낸 상세 블록도, 제4도는 로직 에뮬레이션 과정을 설명하는 흐름도이다.

Claims (3)

  1. 로직데이타식을 컴파일하고 입력된 데이타를 로딩하여 테스팅을 거친 프로그램 데이타를 어드레스 및 제어 데이타와 함께 출력하는 에뮬레이(11)와, 상기 어드레스와 제어데이타에 따라 상기 프로그램 데이타를 수신, 래치, 출력하기 위한 데이타 정합 수단(13)과, 상기 데이타 정합수단(13)에 수신된 프로그램 데이타에 따라 각 디바이스에 해당하는 전압을 발생하여 선택적으로 인가하기 위한 프로그램 툴(15)과, 상기 데이타 정합수단의 프로그램 데이타와 프로그램 툴 (15)의 프로그램전압을 프로그램 가능한 로직 디바이스에 정합시켜서 인가하기 위한 타겟 정합 툴(17)로 구성되는 것을 특징으로 하는 PLD의 로직 에뮬레이션 시스템.
  2. 제1항에 있어서, 상기 데이타 정합수단은, 상기 어드레스와 제어데이타를 수신하기 위한 제1 및 제2버퍼(31,32)와, 상기 버퍼출력에 따라 방향 선택신호 동기 신호 및 버퍼제어신호를 발생하는 디코더(36,37)와, 상기 방향선택신호에 따라 프로그램 데이타를 송, 수신하는 양 방향버퍼(34)와, 상기 동기신호에 따라 프로그램 데이타를 래치하는 데이타 래치(38)와, 상기 버퍼 제어신호에 따라 데이타 래치로부터의 데이타를 수신하여 타겟 정합툴로 출력하는 제3버퍼(33)와, 상기 타겟정합툴로부터 데이타를 수신하는 제4버퍼(35)로 구성되는 것을 특징으로 하는 PLD의 로직 에뮬레이션 시스템.
  3. 제1항에 있어서, 상기 프로그램툴은, 상기 프로그램 데이타에 따라 각 디바이스에 해당하는 전압을 발생 하기 위한 전압 드라이버(39)와, 상기 프로그램 전압을 선택적으로 인가하기 위한 스위칭을 행하는 구동전압 스위칭부(41)와, 상기프로그램 전압을 체크하기 위한 전압 체커(40)로 구성되는 것을 특징으로 하는 PLD의 로직 에뮬에이션 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940038722A 1994-12-29 1994-12-29 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템 KR0158019B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038722A KR0158019B1 (ko) 1994-12-29 1994-12-29 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038722A KR0158019B1 (ko) 1994-12-29 1994-12-29 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템

Publications (2)

Publication Number Publication Date
KR960024929A true KR960024929A (ko) 1996-07-20
KR0158019B1 KR0158019B1 (ko) 1998-12-15

Family

ID=19404940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038722A KR0158019B1 (ko) 1994-12-29 1994-12-29 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템

Country Status (1)

Country Link
KR (1) KR0158019B1 (ko)

Also Published As

Publication number Publication date
KR0158019B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR950026113A (ko) 반도체 메모리 장치의 데이타 출력버퍼
KR910017759A (ko) 순서동작형 논리회로 디바이스
KR960024929A (ko) 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
US5818767A (en) Wire control circuit and method
TW369769B (en) Method and apparatus for split shift register addressing
KR930005366A (ko) 유효 데이타만을 출력하는 장치 및 방법과 메모리 장치
KR950024431A (ko) 스태틱 램(sram)의 어드레스 입력회로
US5966342A (en) Write control driver circuit and method
KR960032930A (ko) 데이터 전송 회로
KR100190301B1 (ko) 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로
KR100190537B1 (ko) 데이타 인식기
KR960018892A (ko) 마이크로 콘트롤러의 진단 롬 테스트 모드 인에이블 회로
KR960019990A (ko) 저잡음 고속 출력버퍼
KR970705757A (ko) 시험 패턴 발생기(test pattern generator)
KR950009456A (ko) 마이크로 콘트롤러의 입출력 제어회로
KR920012929A (ko) 시스템 ic의 테스트 회로
KR930020465A (ko) Eeprom 자동인터페이스 제어회로
KR930017314A (ko) 어드레스 디코딩 방법 및 회로
KR20000067539A (ko) 데이터 입출력 제어용 멀티플렉서를 갖는 메모리 로직 복합 반도체 장치
KR900004106A (ko) 스위치 컨트롤장치의 디지탈 입출력기를 이용한 릴레이 매트릭스 확장회로
KR970012068A (ko) 시스템 클럭신호 생성회로
KR950015997A (ko) 어드레스 입력버퍼 회로
KR970002686A (ko) 데이타 버스 제어회로
KR950006582A (ko) 프로그래머블로직디바이스(pld)를 이용한 부울연산방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010425

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee