KR0158019B1 - 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템 - Google Patents

프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템 Download PDF

Info

Publication number
KR0158019B1
KR0158019B1 KR1019940038722A KR19940038722A KR0158019B1 KR 0158019 B1 KR0158019 B1 KR 0158019B1 KR 1019940038722 A KR1019940038722 A KR 1019940038722A KR 19940038722 A KR19940038722 A KR 19940038722A KR 0158019 B1 KR0158019 B1 KR 0158019B1
Authority
KR
South Korea
Prior art keywords
data
program
logic
tool
voltage
Prior art date
Application number
KR1019940038722A
Other languages
English (en)
Other versions
KR960024929A (ko
Inventor
이수길
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019940038722A priority Critical patent/KR0158019B1/ko
Publication of KR960024929A publication Critical patent/KR960024929A/ko
Application granted granted Critical
Publication of KR0158019B1 publication Critical patent/KR0158019B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware
    • G06F11/3652Software debugging using additional hardware in-circuit-emulation [ICE] arrangements

Abstract

본 발명은 프로그램 가능한 로직 디바이스(Programmable Logic Device : PLD)의 로직 에뮬레이션 시스템에 관한 것으로, 특히 PLD에 로딩 시키지 않은 상태에서 입력로직 데이타의 변경 및 수정이 가능하며, 원하는 포인트에서 타이밍도와 로직값을 확인할 수 있으며, 최종 프로그램 데이타를 별도의 프로그램 장비 없이 PLD로 입력시킬 수 있는 PLD의 로직 에뮬레이션 시스템에 관한 것이다.
본 발명은 로직 데이타 식을 컴파일하고 입력된 데이타를 로딩하여 테스팅을 거친 프로그램 데이타를 어드레스 및 제어 데이타와 함께 출력하는 에뮬레이터(11)와, 상기 어드레스와 제어 데이타에 따라 상기 프로그램 데이타를 수신, 래치, 출력하기 위한 데이타 정합 수단(13)과, 상기 데이타 정합수단(13)에 수신된 프로그램 데이타에 따라 각 디바이스에 해당하는 전압을 발생하여 선택적으로 인가하기 위한 프로그램 툴(15)과, 상기 데이타 정합수단의 프로그램 데이타와 프로그램 툴(15)의 프로그램 전압을 프로그램 가능한 로직 디바이스에 정합시켜서 인가하기 위한 타겟 정합툴(17)로 구성된다.

Description

프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템
본 발명은 프로그램 가능한 로직 디바이스(Programmable Logic Device : PLD)의 로직 에뮬레이션 시스템에 관한 것으로, 특히 PLD에 로딩시키지 않은 상태에서 입력로직 데이타의 변경 및 수정이 가능하며, 원하는 포인트에서 타이밍도와 로직값을 확인할 수 있으며, 최종 프로그램 데이타를 별도의 프로그램 장비 없이 PLD로 입력시킬 수 있는 PLD의 로직 에뮬레이션 시스템에 관한 것이다.
종래에는 기존의 하드웨어 구조 또는 개발 중인 하드웨어 구조를 PLD의 기능을 이용한 테스트를 위하여 별도의 로직값을 사용자가 PLD에 입력하고 이에 대한 예상 출력값을 표시해 주는 간접적인 에뮬레이션 방식이 사용되고 있었다.
이를 위해 종래에는 제1도에 도시된 바와 같이 먼저 별도로 지원되는 소프트웨어를 사용하여 로직 언어로 구성된 방정식을 외부 PC(Portable Computer)환경에서 입력하여(제1도(a)), 이 방정식을 컴파일 하여 생성되는 일정 형태의 출력 데이타를 PLD에 프로그램 장비를 사용하여 프로그램 입력시킨다(제1도(b)).
이렇게 프로그램된 PLD는 타겟 하드웨어 보드에 직접 실장 하여(제1도(d)) 사용자가 원하는 기능이 구현되었는지를 시험한다(제1도(e)).
상기와 같은 종래 기술에서는 단지 소프트웨어만으로 구성되어 있어 사용자가 실제 상황에서 발생되는 시간 지연 현상, 잡음 현상 등의 외부 환경들이 고려되어 있지 않아 실제 적용하는 데는 많은 외부 조건을 고려하여 프로그램 해야 하는 어려움이 있다.
또한 시험 결과 에러 또는 기능 변경 시에는 이미 사용되었던 PLD를 제거한 후 새로운 디바이스에 의해 상기한 과정을 되풀이해야 하는 문제점이 있었다.
상기와 같이 종래에 있어서는 최종 형태의 PLD를 사용자가 구현하기 위해 보통 개발 단계 또는 설계된 하드웨어 회로의 문제점을 개선, 보완하는 일련의 과정을 거칠 때 그 기능을 변경할 때마다 디바이스를 고체해야 하며, 교체된 디바이스를 다시 프로그램 해야 하는 불편이 있고 또한 별도로 타이밍도, 또는 로직 상태 출력을 분석코자 할 경우에는 외부에서 필요한 장비를 구비하여 사용해야 하는 문제점이 있었다.
본 발명의 목적은 PLD에 로딩 시키지 않은 상태에서 입력 로직 데이타의 변경 및 수정이 가능하며 원하는 포인트에서 타이밍도와 로직값을 확인할 수 있고 최종 프로그램 데이타를 별도의 프로그램 장비 없이 PLD로 입력시킬 수 있는 PLD의 로직 에뮬레이션 시스템을 제공하는 것이다.
제1도는 종래의 PLD에 대한 로직 에뮬레이션 과정을 설명하는 흐름도 이고,
제2도는 본 발명에 따른 PLD에 대한 로직 에뮬레이션 시스템의 개략 블록도 이고,
제3도는 본 발명에 따른 PLD에 대한 로직 에뮬레이션 시스템의 구성을 나타낸 상세 블록도 이고,
제4도는 로직 에뮬레이션 과정을 설명하는 흐름도 이다.
* 도면의 주요부분에 대한 부호의 설명
11 : PC 13 : 데이타 정합 보드
15 : 프로그램툴 17 : 타겟 정합툴
상기한 목적을 달성하기 위하여 본 발명은 로직 데이타 식을 컴파일하고 입력된 데이타를 로딩하여 테스팅을 거친 프로그램 데이타를 어드레스 및 제어 데이타와 함께 출력하는 에뮬레이터와, 상기 어드레스와 제어 데이타에 따라 상기 프로그램 데이타를 수신, 래치, 출력하기 위한 데이타 정합 수단과, 상기 데이타 정합 수단에 수신된 프로그램 데이타에 따라 각 디바이스에 해당하는 전압을 발생하여 선택적으로 인가하기 위한 프로그램 툴과, 상기 데이타 정합 수단의 프로그램 데이타와 프로그램 툴의 프로그램 전압을 프로그램 가능한 로직 디바이스에 정합 시켜서 인가하기 위한 타켓 정합툴로 구성되는 것을 특징으로 하는 PLD의 로직 에뮬레이션 시스템을 제공한다.
이하에 첨부 도면을 참고하여 본 발명을 더욱 상세하게 설명한다.
제2도를 참고하면 본 발명은 사용자가 로직을 구현하기 위한 데이타를 PC(11)로 입력하고 해당 기능에 따라 이 입력 데이타를 컴파일하여 출력한다.
이 출력 데이타는 외부 타겟 보드와의 정합과 프로그램이 가능하게 지원해주는 데이타 정합보드(13)에 입력되며, 데이타 정합보드(13)는 유저 케이블을 통해 최종 확인된 데이타를 PLD에 프로그램 할 수 있도록 지원하는 프로그램툴(15)과 직접 타겟 보드와 정합 되는 케이블 및 컨넥터로 이루어진 타겟 정합툴(17)에 연결되어 있다.
상기와 같이 구성된 본 발명의 모든 외부 하드웨어 구조는 PC상에서 운용되는 소프트웨어의 제어 및 지원으로 동작되며 사용자가 원하는 형태의 정보로 필요에 따라 확인할 수 있도록 PC내부의 메모리에 저장하고 이를 분석, 확인해 볼 수 있도록 구성되어 있다.
상기와 같이 구성된 본 발명은 사용자가 하드웨어 기능에 맞도록 로직 데이타식(Logic equation)을 PC(11)상에서 입력하여 컴파일하고 일정 형태의 출력 데이타는 데이타 정합보드(13)를 통하여 타겟정합툴(17)로 로직 데이타를 입/출력하게 된다.
이때 입/출력되는 신호 패턴은 온라인 상태에서 동작되므로 타겟 하드웨어에서 구현되는 모든 기능 패턴이 사용자가 작성한 로직 데이타 식에 따라 출력하게 되며 또한 타겟 하드웨어에서 출력되어 타겟정합툴(17)로 입력되는 신호 패턴은 정합보드(13)를 통해 입력되어 사용자가 원하는 트리거 입력 조건에 따라 PC(11)화면에 타이밍 또는 로직 데이타 형태 등으로 표시해 주게 된다.
제3도의 본 발명에 대한 상세 블록도와 제4도의 흐름도를 참고하여 본 발명을 더욱 상세하게 설명한다.
먼저 데이타 정합보드(13)는 사용자가 PC(11)로부터 PLD데이타를 입력하여 컴파일한 출력 데이타를 최종 타겟정합툴(17)로 입/출력하기 위한 데이타(D0-D7) 및 제어데이타(CONT)와 어드레스(A0-A11)를 일시적으로 보관하기 위한 5개의 버퍼(BUF1-BUF5)(31-35)와, 버퍼(BUF3-BUF5)를 제어하고 데이타의 방향을 결정하며 포트 어드레스를 생성해 주기 위한 제1 및 제2디코더(DEC1, DEC2)(36, 37)와, 하나의 데이타 래치(LAT)(38)로 구성되어 있다.
또한 프로그램툴(15)은 타겟 정합툴(17)의 디바이스 소켓(SKT)으로 입력되는 프로그램 전압을 공급하는 블럭으로서, 최종적으로 디바이스가 시험 완료되었을 경우 별도의 프로그램 툴을 사용하지 않고 직접 프로그램 하기 위한 것이다.
이를 위해 프로그램툴(15)은 각 디바이스 별로 필요한 전압을 생성해 주기 위한 전압 드라이버(DRIV)(39)와, 직접 디바이스로 입력되는 전압을 최종 검출하여 디바이스에 대한 손상을 방지하도록 체크하기 위한 전압 체커(CHECK)(40)와, 출력되는 구동 전압을 선택적으로 스위칭 시켜 주는 구동 전압 스위칭부(41)로 구성되어 있다.
한편 타겟정합툴(17)은 실제 로직을 적용하기 위한 정합 부분으로서 제1 및 제2유저 케이블(42, 43)과 디바이스 소켓(44)으로 구성되어, 최종 PLD 데이타가 타겟 하드웨어, 즉 PLD로 입/출력되는 포트의 기능을 갖는다.
상기와 같이 구성된 본 발명의 동작은 다음과 같다.
먼저 PC(11)에서, 로직 에뮬레이션 프로그램을 스타트시켜 초기화를 시킨 후 메뉴를 선택한다.
메뉴 선택에 따라 로직 데이타 식을 입력하고 이를 컴파일 함과 동시에 데이타를 입력한다.
그후 데이타를 로딩하여 테스트를 행하고, 테스트 결과 원하는 결과가 얻어지지 않는 경우는 로직 데이타식/데이타를 수정하고, 테스트 결과 OK인 경우 PLD에 대한 프로그램 실행 여부를 판단한다.
만약 프로그램을 실행하지 않을 경우는 상기한 로직 데이타 식을 세이브(SAVE)시키고, 프로그램을 실행하고자 할 경우에는 제3도에 도시된 데이타 정합보드(13)와 프로그램툴(15)을 통해 타겟 정합툴(17)에 접속된 타겟하드웨어, 즉 PLD로 최종 확인된 프로그램 데이타를 인가하여 프로그래밍을 실행한다.
프로그래밍을 완료한 경우 새로운 디바이스에 대한 로직 에뮬레이션을 행할 것인지를 판단하여 새로운 디바이스에 대한 로직 에뮬레이션을 실행할 경우 현재까지 수행하였던 로직데이타 식을 세이브 시킨 후 로직 에뮬레이션 프로그램을 초기화시키는 단계로 궤환하고, 새로운 디바이스에 대한 로직 에뮬레이션을 실행하지 않은 경우는 작업을 종료한다.
상기한 프로그래밍 동작은 PC(11)로부터 최종 확인된 프로그램 데이타를 PLD로 인가하기 위해 어드레스(A0-A11)와 제어신호(CONT)를 버퍼(31, 32)를 통해 디코더(36)로 출력하면 디코더(36)에 의해 양방향 버퍼(34)의 방향이 선택되어 데이타(D0-D7)가 수신된다.
이 수신 데이타는 디코더(37)로부터의 동기신호 제어에 따라 데이타 래치(38)에 래치되는 한편 프로그램툴(15)의 전압 드라이버(39)의 일 단자에 인가되어 입력 전압을 각 디바이스에 따라 필요한 전압으로 변환하도록 한다.
그후 데이타 래치(38)에 래치된 데이타(D0-D7)는 출력버퍼(33)를 경유하여 유저 케이블(42)에 인가되고, 전압 드라이버(39)로부터 출력되는 선택된 전압은 구동 전압 스위칭부(41)의 스위칭을 거쳐 유저케이블(43)에 인가된다.
이어서 디코더(37)의 제어 신호에 따라 디바이스 소켓(44)이 선택되어 해당 디바이스에 대한 프로그래밍을 수행한다.
상기한 바와 같이 본 발명에 있어서는 기존의 하드웨어 구조 또는 개발 중인 하드웨어 구조 중 PLD에 대해 직접 디바이스를 프로그램 하지 않은 상태에서 입력 로직 데이타를 변경 또는 수정하여 바로 실행시킬 수 있고, 사용자가 원하는 포인트에서 트리거 조건을 입력하여 그때의 타이밍도와 로직값을 확인해 볼 수 있으므로 이에 대한 별도의 측정 장비가 필요 없고, 또한 자체적인 디바이스에 대한 프로그램이 가능하게 되었다.

Claims (3)

  1. 로직 데이타 식을 컴파일하고 입력된 데이타를 로딩하여 테스팅을 거친 프로그램 데이타를 어드레스 및 제어 데이타와 함께 출력하는 에뮬레이터(11)와, 상기 어드레스와 제어 데이타에 따라 상기 프로그램 데이타를 수신, 래치, 출력하기 위한 데이타 정합 수단(13)과, 상기 데이타 정합수단(13)에 수신된 프로그램 데이타에 따라 각 디바이스에 해당하는 전압을 발생하여 선택적으로 인가하기 위한 프로그램 툴(15)과, 상기 데이타 정합 수단의 프로그램 데이타와 프로그램 툴(15)의 프로그램 전압을 프로그램 가능한 로직 디바이스에 정합 시켜서 인가하기 위한 타겟 정합툴(17)로 구성되는 것을 특징으로 하는 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템.
  2. 제1항에 있어서, 상기 데이타 정합 수단은, 상기 어드레스와 제어 데이타를 수신하기 위한 제1 및 제2버퍼(31, 32)와, 상기 버퍼 출력에 따라 방향 선택신호 등기신호 및 버퍼 제어 신호를 발생하는 디코더(36, 37)와, 상기 방향 선택 신호에 따라 프로그램 데이타를 송ㆍ수신하는 양 방향 버퍼(34)와, 상기 동기 신호에 따라 프로그램 데이타를 래치하는 데이타 래치(38)와, 상기 버퍼 제어 신호에 따라 데이타 래치로부터의 데이타를 수신하여 타겟 정합툴로 출력하는 제3버퍼(33)와, 상기 타겟 정합툴로부터 데이타를 수신하는 제5버퍼(35)로 구성되는 것을 특징으로 하는 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템.
  3. 제1항에 있어서, 상기 프로그램툴은, 상기 프로그램 데이타에 따라 각 디바이스에 해당하는 전압을 발생하기 위한 전압 드라이버(39)와, 상기 프로그램 전압을 선택적으로 인가하기 위한 스위칭을 행하는 구동전압 스위칭부(41)와, 상기 프로그램 전압을 체크하기 위한 전압 체커(40)로 구성되는 것을 특징으로 하는 프로그램 가능한 로직 디바이스의 에뮬레이션 시스템.
KR1019940038722A 1994-12-29 1994-12-29 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템 KR0158019B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038722A KR0158019B1 (ko) 1994-12-29 1994-12-29 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038722A KR0158019B1 (ko) 1994-12-29 1994-12-29 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템

Publications (2)

Publication Number Publication Date
KR960024929A KR960024929A (ko) 1996-07-20
KR0158019B1 true KR0158019B1 (ko) 1998-12-15

Family

ID=19404940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038722A KR0158019B1 (ko) 1994-12-29 1994-12-29 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템

Country Status (1)

Country Link
KR (1) KR0158019B1 (ko)

Also Published As

Publication number Publication date
KR960024929A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US6282699B1 (en) Code node for a graphical programming system which invokes execution of textual code
US6853881B2 (en) Robot information processing system
US20030033592A1 (en) Software debugger and software development support system
US6141791A (en) Debug aid device, program compiler device, storage medium storing computer-readable debugger program, and storage medium storing program compiler program
US6584590B1 (en) JTAG port-sharing device
EP0646802A1 (en) High-throughput testing apparatus
US6279123B1 (en) System for viewing and monitoring embedded processor operation
KR0158019B1 (ko) 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템
KR970004517B1 (ko) 시각시뮬레이션장치
KR900000113B1 (ko) 명령 감시구성을 갖는 컴퓨터 시스템
KR100623279B1 (ko) 내장형 시스템 디버깅 장치 및 방법
US6598176B1 (en) Apparatus for estimating microcontroller and method thereof
KR100207511B1 (ko) 다수개의 테스트 모드 설정 방법 및 그에 따른 장치
GB2099618A (en) Algorithmic word generator
KR100557918B1 (ko) 조인트 테스트 액세스 그룹을 이용한 오류수정장치
KR970005559B1 (ko) 피엘씨의 접점 온/오프 제어회로
Smeets µScope: A Reusable Interface For Debugging STM32 Microcontrollers
KR0158020B1 (ko) 유니버설 기능 에뮬레이션 시스템
KR100700455B1 (ko) 전자렌지의 프로그램 개발장치
KR920001103B1 (ko) 전자교환기용 소프트웨어 시뮬레이션방법
KR100203079B1 (ko) 마우스를 이용한 퍼스널 컴퓨터 테스트 장치
JPH09319609A (ja) エミュレータ
JPH10283222A (ja) エミュレータ方法
KR100291016B1 (ko) 디버깅 모듈 추가/삭제방법
WO2003007150A2 (en) A data-flow programming method and system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010425

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee