KR100623279B1 - 내장형 시스템 디버깅 장치 및 방법 - Google Patents
내장형 시스템 디버깅 장치 및 방법 Download PDFInfo
- Publication number
- KR100623279B1 KR100623279B1 KR1020040108116A KR20040108116A KR100623279B1 KR 100623279 B1 KR100623279 B1 KR 100623279B1 KR 1020040108116 A KR1020040108116 A KR 1020040108116A KR 20040108116 A KR20040108116 A KR 20040108116A KR 100623279 B1 KR100623279 B1 KR 100623279B1
- Authority
- KR
- South Korea
- Prior art keywords
- debugging
- jtag
- target
- command
- result
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 내장형 시스템 디버깅 장치 및 방법에 관한 것으로, 특히 사용자와의 인터페이스를 담당하는 사용자 인터페이스부(110)와, 디버깅 처리를 수행하는 디버깅 엔진(120)과, 상기 디버깅 엔진(120)으로부터 디버깅에 필요한 정보를 입력받아 디버깅 명령어를 생성하는 JTAG 명령어 생성기(130)로 구성된 호스트 시스템(100); 호스트 시스템(100)으로부터 디버깅 명령어를 입력받아 JTAG 신호로 변환하는 JTAG 신호 발생기(200); 및 JTAG 신호 발생기(200)로부터 JTAG 신호를 수신받아 해독하는 TAP 제어기(310)와, TAP 제어기(310)를 통해 해독된 디버깅 명령어를 입력받아 필요한 정보 및 디버깅 명령을 수행하는 마이크로 프로세서(320)를 구비한 타겟 시스템(300)으로 구성된 것을 특징으로 하며, 이러한 본 발명은 특별한 하드웨어 장비 없이 PC만을 이용한 저렴한 가격으로 내장형 시스템의 소프트웨어를 디버깅할 수 있도록 해주는 뛰어난 효과가 있다.
내장형 시스템, 호스트 시스템, 디버깅 엔진, JTAG 명령어, TAP 제어기,
Description
도 1은 본 발명의 일 실시예에 따른 내장형 시스템 디버깅 장치의 구성을 나타낸 기능 블록도,
도 2는 도 1에 따른 내장형 시스템 디버깅 장치에서 디버깅 엔진의 세부 구성을 나타낸 기능 블록도,
도 3은 본 발명의 JTAG 신호 발생기의 회로 구성을 나타내는 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 호스트 시스템 110 : 사용자 인터페이스부
120 : 디버깅 엔진 121 : 타겟 선택기
122 : 디버깅 모듈 123 : 타겟 제어명령 생성기
130 : JTAG 명령어 생성기 200 : JTAG 신호 발생기
300 : 타겟 시스템 310 : TAP 제어기
320 : 마이크로 프로세서 330 : 메모리
본 발명은 내장형 시스템 디버깅(Debugging) 장치 및 방법에 관한 것으로, 더욱 상세하게는 JTAG(Joint Test Action Group) 포트를 구비하고 있는 내장형 시스템의 디버깅을 별도의 값비싼 장비 없이 PC(Personal Computer)만을 이용하여 디버깅할 수 있도록 해주는 내장형 시스템 디버깅 장치에 관한 것이다.
주지하다시피, 내장형 시스템은 사용자나 외부의 입력에 대하여 어떤 응답 또는 처리를 하도록 설계된 시스템이다. 즉, 시스템 내에 논리적으로 정의되었던 기능들이 순서에 따라서 정확하게 수행되어야 하며, 실시간을 중요시 여기는 내장형 시스템의 경우는 기능의 수행이 정확한 시간 내에 이루어져야 한다는 조건을 만족시켜야 한다.
이러한 내장형 시스템은 일반적인 응용 소프트웨어와는 다른 방식으로 개발되며, 소프트웨어 외에 하드웨어에 관한 많은 지식이 요구되므로 신뢰성 있는 시스템을 개발하는 것은 매우 어려운 작업이다. 따라서, 이러한 고난이도의 내장형 시스템을 안정되게 개발하기 위해서는 시스템의 특성에 따른 다양한 요구를 반영한 기능을 효과적으로 디버깅하기 위한 장치의 개발이 절대적으로 요구된다. 이러한, 내장형 시스템 디버깅은 내장형 시스템의 특성에 따라 타겟에서 직접 디버깅을 할 수 없으므로, 호스트와 타겟으로 이루어지는 원격 디버깅 환경으로 구성되어 있 다.
종래에 사용되고 있는 디버깅 장치로는 프로세서를 에뮬레이트 하여 디버깅을 하는 장치와 디버깅을 위한 포트를 이용하는 방법으로 나누어진다. 그러나 최근에는 프로세스를 에뮬레이트하는 방법이 다양한 프로세스가 나옴에 따라 복잡하고, 여러 프로세스를 지원하기 어려워짐에 따라 디버깅을 위한 포트를 이용하는 장치가 많이 이용되고 있다. 하지만, 대부분의 이러한 장치들은 디버깅을 위한 포트를 이용하기 위해 별도의 부가적인 연결 장치를 가지고 있으며 이 장치를 통해 다양한 기능을 제공하고 있는데, 이러한 부가적인 장치가 필요함에 따라 디버깅 장치의 가격이 올라가고, 다른 여러가지 장치와 연동해서 사용하기 위한 유연성이 떨어지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 내장형 시스템의 소프트웨어를 개발할 때, 저렴하고 유연한 디버깅을 가능하게 해주기 위한 내장형 시스템 디버깅 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 내장형 시스템 디버깅 장치는, 사용자와의 인터페이스를 담당하는 사용자 인터페이스부와, 사용자가 상기 사용자 인터페이스부를 통해 디버깅 하고자 하는 타겟 시스템을 선택하면 디버깅에 필요한 정보를 출력하는 한편 디버깅 처리 결과를 입력받으면 이를 상기 사용자 인터페이스부를 통해 사용자에게 출력하는 디버깅 엔진과, 상기 디버깅 엔진으로부터 디버깅에 필요한 정보를 입력받으면 이에 상응한 디버깅 명령어를 생성하여 출력하는 한편 디버깅 결과를 입력받으면 이를 상기 디버깅 엔진으로 출력하는 JTAG 명령어 생성기로 구성된 호스트 시스템;
상기 호스트 시스템의 JTAG 명령어 생성기로부터 디버깅 명령어를 입력받으면 이에 상응한 JTAG 신호를 발생시키는 한편, 디버깅 처리 결과를 수신받으면 이를 상기 호스트 시스템의 JTAG 명령어 생성기로 전달하는 JTAG 신호 발생기; 및
상기 JTAG 신호 발생기로부터 JTAG 신호를 수신받으면 이를 해독하여 출력하는 한편 디버깅 처리 결과를 입력받으면 이를 상기 JTAG 신호 발생기로 출력하는 TAP 제어기와, 상기 TAP 제어기를 통해 해독된 디버깅 명령어를 입력받아 자신과 메모리에 적용하여 필요한 정보 및 디버깅 명령을 수행한 후 그 결과를 상기 TAP 제어기로 출력하는 마이크로 프로세서를 구비한 타겟 시스템으로 구성된 것을 특징으로 한다.
이하, 본 발명의 일 실시예에 의한 내장형 시스템 디버깅 장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다. 도 1은 본 발명의 일 실시예에 따른 내장형 시스템 디버깅 장치의 기능블록도이다.
도 1에 도시된 바와 같이, 본 발명에 적용되는 디버깅을 위한 환경은 호스트 시스템(100)과 JTAG 신호 발생기(200), 그리고 타겟 시스템(300)으로 구성되어 있다.
상기 호스트 시스템(100)은 사용자와의 인터페이스를 담당하는 사용자 인터페이스부(110)와; 사용자가 상기 사용자 인터페이스부(110)를 통해 디버깅 하고자 하는 타겟 시스템(200)을 선택하면 디버깅에 필요한 정보를 JTAG 명령어 생성기(130)로 출력하는 한편, 상기 JTAG 명령어 생성기(130)로부터 디버깅 처리 결과를 입력받으면 이를 상기 사용자 인터페이스부(110)를 통해 사용자에게 출력하는 디버깅 엔진(120)과; 상기 디버깅 엔진(120)으로부터 디버깅에 필요한 정보를 입력받으면 이에 상응한 디버깅 명령어를 생성하여 상기 JTAG 신호 발생기(200)로 출력하는 한편, 상기 JTAG 신호 발생기(200)로부터 디버깅 결과를 입력받으면 이를 상기 디버깅 엔진(120)으로 출력하는 JTAG 명령어 생성기(130)로 구성되어 있다.
이 때, 상기 디버깅 엔진(120)은 도 2에 도시된 바와 같이, 상기 사용자 인터페이스부(110)를 통해 사용자가 타겟을 선택하면 그 타겟과 관련된 정보를 디버깅 모듈(122) 및 타겟 제어명령 생성기(123)로 공급하는 타겟 선택기(121)와; 상기 사용자 인터페이스부(110)로부터 사용자가 입력한 명령어와 소스 코드들을 입력받음과 동시에 상기 타겟 선택기(121)로부터 타겟 정보를 입력받아 실제 디버깅을 수 행하는 한편, 상기 타겟 제어명령 생성기(123)로부터 디버깅 결과를 입력받으면 이를 상기 사용자 인터페이스부(110)로 출력하는 디버깅 모듈(122)과; 상기 디버깅 모듈(122)로부터 디버깅에 필요한 정보들을 입력받음과 동시에 상기 타겟 선택기(121)로부터 타겟 정보를 입력받아 타겟에 맞는 명령어로 변환한 후 상기 JTAG 명령어 생성기(200)로 출력하는 한편, 상기 JTAG 명령어 생성기(200)로부터 디버깅 결과를 입력받으면 이를 상기 디버깅 모듈(122)로 출력하는 타겟 제어명령 생성기(123)로 구성되어 있다.
한편, 상기 JTAG 신호 발생기(200)는 상기 호스트 시스템(100)의 JTAG 명령어 생성기(130)로부터 디버깅 명령어를 입력받으면 이에 상응한 JTAG 신호를 상기 타겟 시스템(300)으로 발생시키는 한편, 상기 타겟 시스템(300)으로부터 디버깅 처리 결과를 수신받으면 이를 상기 호스트 시스템(100)의 JTAG 명령어 생성기(130)로 전달하는 역할을 한다.
이 때, 상기 JTAG 신호 발생기(200)는 상기 호스트 시스템(100)의 JTAG 명령어 생성기(130)에서 만들어진 명령어를 실제 JTAG 시그널 신호로 만들어 준다. 즉, 상기 JTAG 신호 발생기(200)는 타겟(300)에 적절한 클럭을 발생시키고 그에 따라 타겟(300)을 제어하기 위한 출력 시그널을 만들어 낸다. 이 신호는 타겟(300)의 TAP 제어기(310)에 전송되어 상기 타겟 시스템(300)의 마이크로 프로세서(320) 및 메모리(330)를 제어 또는 감시하여 사용자가 원하는 동작을 수행하게 만든다. 한편, 상기 JTAG 신호 발생기(200)에서 만들어지는 시그널은 IEEE1149.1 "스탠다드 테스트 액세스 포트(Standard Test Access Port) 및 바운더리-스캔 구조(Boundary- Scan Architecture)"에서 정의되어 있는 것을 이용한다.
또한, 상기 타겟 시스템(300)은 도 1에 도시된 바와 같이, 상기 JTAG 신호 발생기(200)로부터 JTAG 신호를 수신받으면 이를 해독하여 마이크로 프로세서(320)로 출력하는 한편, 상기 마이크로 프로세서(320)으로부터 디버깅 처리 결과를 입력받으면 이를 상기 JTAG 신호 발생기(200)로 출력하는 TAP(Test Access Port) 제어기(310)와; 상기 TAP 제어기(310)를 통해 해독된 디버깅 명령어를 입력받아 자신과 메모리(330)에 적용하여 필요한 정보 및 디버깅 명령을 수행한 후 그 결과를 상기 TAP 제어기(310)로 출력하는 마이크로 프로세서(320)로 구성되어 있다.
그러면, 상기와 같은 구성을 가지는 본 발명의 일 실시예에 따른 내장형 시스템 디버깅 장치의 동작 과정에 대해 도 1 및 도 2를 참조하여 설명하기로 한다.
먼저, 디버깅 환경 설정을 위해 사용자는 상기 디버깅 엔진(120) 내에 있는 타겟 선택기(121)를 이용하여 디버깅 하고자 하는 타겟 시스템(300)을 선택해야 한다. 이를 통해 상기 디버깅 엔진(120)과 타겟(300)의 마이크로 프로세서(320)에 필요한 정보가 전송되어 디버깅 준비 상태가 된다.
그런후, 내장형 시스템의 디버깅을 위해 상기 디버깅 엔진(120)은 필요한 정보를 상기 JTAG 명령어 생성기(130)로 보내며, 그 명령을 받은 상기 JTAG 명령어 생성기(130)는 상기 JTAG 신호 발생기(200)에 명령어를 전송하게 되고, 상기 JTAG 신호 생성기(200)는 타겟(300)을 구동하기 위해 필요한 JTAG 신호를 만들어 상기 타겟 시스템(300)으로 보낸다.
이 때, 상기 타겟 시스템(300)으로 보내진 신호는 상기 TAP 제어기(310)에서 해독되어 상기 마이크로 프로세서(320) 및 메모리(330)에 작용하여 필요한 정보 및 디버깅 명령을 수행하게 된다. 그리고 그 결과는 위와 반대 절차로 작용하여 상기 호스트 시스템(100)의 사용자 인터페이스부(110)를 통해 사용자에게 보여지게 된다.
도 3은 JTAG 신호 발생기의 회로 구성을 나타내는 회로도이다. JTAG 신호 발생기는 호스트의 JTAG 명령어 생성기에서 생성된 명령어를 실제 JTAG 시그널 신호로 만들어 낸다. 이러한 신호는 타겟의 TAP 제어기에 전송되어 타겟의 마이크로프로세서 및 메모리를 제어 또는 감시하여 사용자가 원하는 동작을 수행하도록 한다. JTAG 신호 발생기에서 생성되는 시그널은 IEEE1149.1 "Standard Test Access Port and Boundary-Scan Architecture"에 정의된 것을 사용한다.
이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.
상술한 바와 같이 본 발명에 의한 내장형 시스템 디버깅 장치에 의하면, 내장형 시스템의 소프트웨어를 개발할 때, 저렴하고 유연한 내장형 소프트웨어 디버깅 방식을 제공해 줌으로써, 개발자들이 특별한 하드웨어 장비의 구입없이 PC만을 이용한 저렴한 가격으로 내장형 시스템의 소프트웨어를 디버깅할 수 있도록 해주는 뛰어난 효과가 있다.
Claims (4)
- 사용자와의 인터페이스를 담당하는 사용자 인터페이스부와, 사용자가 상기 사용자 인터페이스부를 통해 디버깅 하고자 하는 타겟 시스템을 선택하면 디버깅에 필요한 정보를 출력하는 한편 디버깅 처리 결과를 입력받으면 이를 상기 사용자 인터페이스부를 통해 사용자에게 출력하는 디버깅 엔진과, 상기 디버깅 엔진으로부터 디버깅에 필요한 정보를 입력받으면 이에 상응한 디버깅 명령어를 생성하여 출력하는 한편 디버깅 결과를 입력받으면 이를 상기 디버깅 엔진으로 출력하는 JTAG 명령어 생성기로 구성된 호스트 시스템;상기 호스트 시스템의 JTAG 명령어 생성기로부터 디버깅 명령어를 입력받으면 이에 상응한 JTAG 신호를 발생시키는 한편, 디버깅 처리 결과를 수신받으면 이를 상기 호스트 시스템의 JTAG 명령어 생성기로 전달하는 JTAG 신호 발생기; 및상기 JTAG 신호 발생기로부터 JTAG 신호를 수신받으면 이를 해독하여 출력하는 한편 디버깅 처리 결과를 입력받으면 이를 상기 JTAG 신호 발생기로 출력하는 TAP 제어기와, 상기 TAP 제어기를 통해 해독된 디버깅 명령어를 입력받아 자신과 메모리에 적용하여 필요한 정보 및 디버깅 명령을 수행한 후 그 결과를 상기 TAP 제어기로 출력하는 마이크로 프로세서를 구비한 타겟 시스템으로 구성된 것을 특징으로 하는 내장형 시스템 디버깅 장치.
- 제 1항에 있어서,상기 디버깅 엔진은, 상기 사용자 인터페이스부를 통해 사용자가 타겟을 선택하면 그 타겟과 관련된 정보를 공급하는 타겟 선택기;상기 사용자 인터페이스부로부터 사용자가 입력한 명령어와 소스 코드들을 입력받음과 동시에 상기 타겟 선택기로부터 타겟 정보를 입력받아 실제 디버깅을 수행하는 한편, 디버깅 결과를 입력받으면 이를 상기 사용자 인터페이스부로 출력하는 디버깅 모듈; 및상기 디버깅 모듈로부터 디버깅에 필요한 정보들을 입력받음과 동시에 상기 타겟 선택기로부터 타겟 정보를 입력받아 타겟에 맞는 명령어로 변환하여 상기 JTAG 명령어 생성기로 출력하는 한편, 상기 JTAG 명령어 생성기로부터 디버깅 결과를 입력받으면 이를 상기 디버깅 모듈로 출력하는 타겟 제어명령 생성기로 구성된 것을 특징으로 하는 내장형 시스템 디버깅 장치.
- 제 1 항에 있어서,상기 JTAG 신호 발생기에서 생성하는 JTAG 신호는 IEEE1149.1 스탠다드 테스트 액세스 포트(Standard Test Access Port) 및 바운더리-스캔 구조(Boundary-Scan Architecture)에 의하여 정의되는 신호인 것을 특징으로 하는 내장형 시스템 디버깅 장치.
- 삭제
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040108116A KR100623279B1 (ko) | 2004-12-17 | 2004-12-17 | 내장형 시스템 디버깅 장치 및 방법 |
US11/095,486 US20060143539A1 (en) | 2004-12-17 | 2005-04-01 | Device and method for debugging embedded system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040108116A KR100623279B1 (ko) | 2004-12-17 | 2004-12-17 | 내장형 시스템 디버깅 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060069612A KR20060069612A (ko) | 2006-06-21 |
KR100623279B1 true KR100623279B1 (ko) | 2006-09-14 |
Family
ID=36613224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040108116A KR100623279B1 (ko) | 2004-12-17 | 2004-12-17 | 내장형 시스템 디버깅 장치 및 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060143539A1 (ko) |
KR (1) | KR100623279B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100925517B1 (ko) | 2007-09-20 | 2009-11-05 | 엠디에스테크놀로지 주식회사 | 임베디드 디바이스 테스트 시스템 및 그 방법 |
KR101027005B1 (ko) * | 2008-12-22 | 2011-04-11 | 한국전자통신연구원 | 시각적 디버깅 장치 및 방법 |
US10817405B2 (en) | 2018-01-19 | 2020-10-27 | Samsung Electronics Co., Ltd. | Storage device and debugging system thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101517893B1 (ko) * | 2013-10-28 | 2015-05-06 | (주) 제이앤디테크 | 임베디드 소프트웨어 검사 장치 및 임베디드 소프트웨어 검사 방법 |
CN104899145A (zh) * | 2015-06-20 | 2015-09-09 | 成都彬鸿科技有限公司 | 一种嵌入式系统调试方法 |
US10895597B2 (en) * | 2018-11-21 | 2021-01-19 | Advanced Micro Devices, Inc. | Secure coprocessor assisted hardware debugging |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990069961A (ko) * | 1998-02-16 | 1999-09-06 | 마진원 | 낚시용 수중모니터링장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7096358B2 (en) * | 1998-05-07 | 2006-08-22 | Maz Technologies, Inc. | Encrypting file system |
US6425101B1 (en) * | 1998-10-30 | 2002-07-23 | Infineon Technologies North America Corp. | Programmable JTAG network architecture to support proprietary debug protocol |
US6691251B2 (en) * | 2000-11-30 | 2004-02-10 | Palmsource, Inc. | On-chip debugging system emulator |
US20020170000A1 (en) * | 2001-05-09 | 2002-11-14 | Emanuel Gorodetsky | Test and on-board programming station |
US7565576B2 (en) * | 2003-04-17 | 2009-07-21 | Seagate Technology Llc | Method and apparatus for obtaining trace data of a high speed embedded processor |
US7213172B2 (en) * | 2004-03-31 | 2007-05-01 | Intel Corporation | Debugging power management |
-
2004
- 2004-12-17 KR KR1020040108116A patent/KR100623279B1/ko not_active IP Right Cessation
-
2005
- 2005-04-01 US US11/095,486 patent/US20060143539A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990069961A (ko) * | 1998-02-16 | 1999-09-06 | 마진원 | 낚시용 수중모니터링장치 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100925517B1 (ko) | 2007-09-20 | 2009-11-05 | 엠디에스테크놀로지 주식회사 | 임베디드 디바이스 테스트 시스템 및 그 방법 |
KR101027005B1 (ko) * | 2008-12-22 | 2011-04-11 | 한국전자통신연구원 | 시각적 디버깅 장치 및 방법 |
US10817405B2 (en) | 2018-01-19 | 2020-10-27 | Samsung Electronics Co., Ltd. | Storage device and debugging system thereof |
Also Published As
Publication number | Publication date |
---|---|
US20060143539A1 (en) | 2006-06-29 |
KR20060069612A (ko) | 2006-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Barr | Programming embedded systems in C and C++ | |
US5557762A (en) | Digital signal processor evaluation chip and debug method | |
TW200617977A (en) | An algorithm pattern generator for testing a memory device and memory tester using the same | |
WO2004075058A1 (ja) | マイクロコンピュータ、電子機器及びデバッグシステム | |
US20200225296A1 (en) | Display module test platform | |
WO2005083582A3 (en) | Method and apparatus for generating configuration data | |
KR100623279B1 (ko) | 내장형 시스템 디버깅 장치 및 방법 | |
JP4321976B2 (ja) | デバッグ支援機能付きマイコン | |
US5742801A (en) | Microprocessor to which additional instructions are added and instructions addition method thereof | |
KR900000113B1 (ko) | 명령 감시구성을 갖는 컴퓨터 시스템 | |
US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
JP2016076106A (ja) | 半導体装置及び電子機器 | |
CN109800007A (zh) | Dsp芯片在线升级方法以及装置 | |
US6973607B2 (en) | Method and apparatus for testing electronic components | |
US9291672B2 (en) | Debug system, apparatus and method thereof for providing graphical pin interface | |
Chun et al. | ES-debugger: the flexible embedded system debugger based on JTAG technology | |
KR20080013528A (ko) | 통합 프로토타이핑 방법 | |
KR20050063023A (ko) | 제이티에이지를 이용한 임베디드 시스템의 디버깅 장치 및방법 | |
KR100952762B1 (ko) | 디지털 시그널 프로세서의 실시간 디버깅 방법 | |
KR100557918B1 (ko) | 조인트 테스트 액세스 그룹을 이용한 오류수정장치 | |
KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
KR0158019B1 (ko) | 프로그램 가능한 로직 디바이스의 로직 에뮬레이션 시스템 | |
JPH0439744A (ja) | 自己機能自動変換装置 | |
KR200187025Y1 (ko) | 온보드상에서의롬기록장치 | |
KR20000026480A (ko) | 집적회로의 테스트 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130829 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140827 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |