JPH0439744A - 自己機能自動変換装置 - Google Patents
自己機能自動変換装置Info
- Publication number
- JPH0439744A JPH0439744A JP2147115A JP14711590A JPH0439744A JP H0439744 A JPH0439744 A JP H0439744A JP 2147115 A JP2147115 A JP 2147115A JP 14711590 A JP14711590 A JP 14711590A JP H0439744 A JPH0439744 A JP H0439744A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- connector
- test
- program
- identification signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 58
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 230000006870 function Effects 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 240000001931 Ludwigia octovalvis Species 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、試験装置と複数種類の被試験体との間に介在
し、接続される被試験体を自動的に認識して、試験装置
の内部回路及びプログラムをその被試験体に適合したも
のに変換する回路に関するものである。
し、接続される被試験体を自動的に認識して、試験装置
の内部回路及びプログラムをその被試験体に適合したも
のに変換する回路に関するものである。
本装置は、マイクロプロセッサ(以下、「MPUJと略
記する)を備えた各種マイクロコンピュータ応用機器の
ハードウェアのデバッグ装置などで用いられる。
記する)を備えた各種マイクロコンピュータ応用機器の
ハードウェアのデバッグ装置などで用いられる。
[従来の技術]
MPUと周辺回路(各種メモリ等)とを備えた機器の開
発において、実機デバッグには一般にICE(イン・サ
ーキット・エミュレータ)が用いられる。
発において、実機デバッグには一般にICE(イン・サ
ーキット・エミュレータ)が用いられる。
ICEはプローブを被試験体の本来MPUが装着される
ICソケットに差し込み、それを本来のMPUと同型の
エミュレーシツンMPUで制御することによりデバッグ
を可能とする0例えばプログラムの任意のアドレスから
のスタート、任意の点でのブレーク、その時のレジスタ
内容の表示/修正、実行中のプログラムのトレース表示
、メモリへのデータ転送や内容の表示/修正などが行な
える。このようなICEは主にソフトウェアのデバッグ
に用いられる。
ICソケットに差し込み、それを本来のMPUと同型の
エミュレーシツンMPUで制御することによりデバッグ
を可能とする0例えばプログラムの任意のアドレスから
のスタート、任意の点でのブレーク、その時のレジスタ
内容の表示/修正、実行中のプログラムのトレース表示
、メモリへのデータ転送や内容の表示/修正などが行な
える。このようなICEは主にソフトウェアのデバッグ
に用いられる。
従来のICEでは、被試験体に搭載されるMpuの種類
(例えば80286 、80360.68020等)に
応じて装置交換、内部回路構成の物理的交換を行いシス
テムを変更する。
(例えば80286 、80360.68020等)に
応じて装置交換、内部回路構成の物理的交換を行いシス
テムを変更する。
[発明が解決しようとする課題〕
上記のように従来技術では、接続される被試験体に搭載
される各MPU毎に装置を買い換えるか、内部回路構成
を変換するためのボード類を購入しなければならなかっ
た。従って全てのMPUl11種に対応しようとすると
、非常に高価なものとなった。
される各MPU毎に装置を買い換えるか、内部回路構成
を変換するためのボード類を購入しなければならなかっ
た。従って全てのMPUl11種に対応しようとすると
、非常に高価なものとなった。
ところで本発明者等は先に、このような問題を解決すべ
く、被試験体の周辺回路から読み出した命令を解読し、
それに従って本来のく実機の)MPUと同じタイミング
で信号を送出するタイミング発生装置、及びそれを用い
て擬似的にプロセッシング動作を行わせる擬似プロセッ
サ装置を提案した(特願平2−88952号)。
く、被試験体の周辺回路から読み出した命令を解読し、
それに従って本来のく実機の)MPUと同じタイミング
で信号を送出するタイミング発生装置、及びそれを用い
て擬似的にプロセッシング動作を行わせる擬似プロセッ
サ装置を提案した(特願平2−88952号)。
それによれば内部の回路定義とプログラムを変更するだ
けで多種のMPUに対応可能である。
けで多種のMPUに対応可能である。
但し、どの機種のMPUに対応したものにするかを、試
験装置側で設定することが必要である。
験装置側で設定することが必要である。
この設定指示を手動で行うようにすると、被試験体変更
時に必要な設定を行わなかったり、別のMPU用の設定
を行うなど誤操作の戊れがある。
時に必要な設定を行わなかったり、別のMPU用の設定
を行うなど誤操作の戊れがある。
本発明の目的は、接続される被試験体の種類を認識して
、それに対応して試験装置内の回路の定義やプログラム
を被試験体に適合するように自動的に変換でき、誤設定
が生じず、操作者の負担を軽減できるようにした自己機
能自動変換装置を提供することにある。
、それに対応して試験装置内の回路の定義やプログラム
を被試験体に適合するように自動的に変換でき、誤設定
が生じず、操作者の負担を軽減できるようにした自己機
能自動変換装置を提供することにある。
[課題を解決するための手段]
本発明は基本的には、単一の試験装置と複数種類の被試
験体のうちの任意の一種との間に介在する装置である。
験体のうちの任意の一種との間に介在する装置である。
この装置は、各被試験体に対応するコネクタをもつコネ
クタ変換部と、該コネクタ変換部に設けた装置識別信号
発生器と、信号ラインを遣って伝送される装置識別信号
を認識し試験装置内の回路の定義及びプログラムを変更
設定する認識・機能変換回路とを具備している。装置識
別信号により接続する被試験体に適合した回路及びプロ
グラムに自動的に変換する。
クタ変換部と、該コネクタ変換部に設けた装置識別信号
発生器と、信号ラインを遣って伝送される装置識別信号
を認識し試験装置内の回路の定義及びプログラムを変更
設定する認識・機能変換回路とを具備している。装置識
別信号により接続する被試験体に適合した回路及びプロ
グラムに自動的に変換する。
この自己機能自動変換装置は、例えば前述のようなタイ
ミング発生装置と被試験体との間に設けられる。装置識
別信号発生器は、例えばハイレベルとローレベルの数ビ
ットの信号の組み合わせを発生できる掻く簡単なもので
よい。
ミング発生装置と被試験体との間に設けられる。装置識
別信号発生器は、例えばハイレベルとローレベルの数ビ
ットの信号の組み合わせを発生できる掻く簡単なもので
よい。
[作用〕
被試験体に取り付けるコネクタ変換部の装置識別信号発
生器からの信号がケーブルを介して伝送され、認識・機
能変換回路で認識される。
生器からの信号がケーブルを介して伝送され、認識・機
能変換回路で認識される。
それと共に認識・機能変換回路は、その認識情報によっ
てメモリから回路の定義やプログラムを読み出して必要
な設定を行う。
てメモリから回路の定義やプログラムを読み出して必要
な設定を行う。
被試験体が変わって、それに搭載されるMPUの機種が
変わると、装置識別信号発生器で発生するビットパター
ンも変化するから、それによって自動的にそのMPUに
合うように回路定義やプログラムが書き換えられる。従
って試験装置はハードウェア的には殆ど同しものでも各
種被試験体に対応できる。
変わると、装置識別信号発生器で発生するビットパター
ンも変化するから、それによって自動的にそのMPUに
合うように回路定義やプログラムが書き換えられる。従
って試験装置はハードウェア的には殆ど同しものでも各
種被試験体に対応できる。
[実施例]
第1図は本発明に係る自己機能自動変換装置を用いたシ
ステムの一実施例を示す回路ブロック図であり、第2図
及び第3図はシステム構成例を示している。これはMP
U周辺回路を解析するタイミング発生装置に適用した例
である。
ステムの一実施例を示す回路ブロック図であり、第2図
及び第3図はシステム構成例を示している。これはMP
U周辺回路を解析するタイミング発生装置に適用した例
である。
第2図及び第3図に示すように、このタイミング発生装
置本体10は、ホスト・コンピュータと回線で結ばれ、
また被試験体間ケーブル12の先端に接続されるコネク
タ変換部14のコネクタ16を被試験体18のMPU用
ICソケットに挿入することにより被試験体18と結合
される。被試験体18は本来、MPUと周辺回路(例え
ばプログラム搭載EPROM20やRAM22などを含
む回路)が実装されるものであり、試験に際してはMP
Uが取り外され、代わりにコネクタ16が挿入される。
置本体10は、ホスト・コンピュータと回線で結ばれ、
また被試験体間ケーブル12の先端に接続されるコネク
タ変換部14のコネクタ16を被試験体18のMPU用
ICソケットに挿入することにより被試験体18と結合
される。被試験体18は本来、MPUと周辺回路(例え
ばプログラム搭載EPROM20やRAM22などを含
む回路)が実装されるものであり、試験に際してはMP
Uが取り外され、代わりにコネクタ16が挿入される。
このタイミング発生装置本体10は、ホスト・コンピュ
ータからの指令に基づき、被試験体18に対して本来の
MPUの代わりにタイミングの送出、データの送受、ア
ドレスの送信などを制御するものである。
ータからの指令に基づき、被試験体18に対して本来の
MPUの代わりにタイミングの送出、データの送受、ア
ドレスの送信などを制御するものである。
第3図において、A−A@より下の部分(即ちコネクタ
変換部14とコネクタ16)を被試験体のMPU機種に
応じて取り換える0例えば被試験体180MPUが80
286.80386 、68020等であれば、それぞ
れに対応したコネクタ変換部の基板とコネクタを使用す
る。それ以外の部分は全ての被試験体で共通である。
変換部14とコネクタ16)を被試験体のMPU機種に
応じて取り換える0例えば被試験体180MPUが80
286.80386 、68020等であれば、それぞ
れに対応したコネクタ変換部の基板とコネクタを使用す
る。それ以外の部分は全ての被試験体で共通である。
本実施例における自己機能自動変換装置は、タイミング
発生装置側に一部組み込まれ、それと被試験体との間を
接続する際、被試験体に適合した環境をタイミング発生
装置側に自動的に設定する。この装置は、被試験体に対
応可能な前記コネクタ変換部14と、該コネクタ変換部
14に設けたコネクタ16及び装置識別信号発生器24
と、装置識別信号ライン26を通って伝送される装置識
別信号を認識し試験装置内の回路の定義及びプログラム
を変更する認識・機能変換回路28とを具備している。
発生装置側に一部組み込まれ、それと被試験体との間を
接続する際、被試験体に適合した環境をタイミング発生
装置側に自動的に設定する。この装置は、被試験体に対
応可能な前記コネクタ変換部14と、該コネクタ変換部
14に設けたコネクタ16及び装置識別信号発生器24
と、装置識別信号ライン26を通って伝送される装置識
別信号を認識し試験装置内の回路の定義及びプログラム
を変更する認識・機能変換回路28とを具備している。
ここで装置識別信号発生器24は、OV(ローレベル)
または+5V(ハイレベル)の数ビットの信号の組み合
わせを発生できればよい。
または+5V(ハイレベル)の数ビットの信号の組み合
わせを発生できればよい。
例えば+5Vラインとアースラインとの間に抵抗とDT
Pスイッチを接続して、そのスイッチにより所定のビッ
トパターンを設定する回路などが好ましい、被試験体で
用いるMPUの種類数をカバーできればよいため、3ビ
ツト(8種11り程度の情報で十分である0通常、MP
U毎にコネクタ変換部14及びコネクタ16が異なり、
それに対応して異なるピントパターンが発生するように
調整する。
Pスイッチを接続して、そのスイッチにより所定のビッ
トパターンを設定する回路などが好ましい、被試験体で
用いるMPUの種類数をカバーできればよいため、3ビ
ツト(8種11り程度の情報で十分である0通常、MP
U毎にコネクタ変換部14及びコネクタ16が異なり、
それに対応して異なるピントパターンが発生するように
調整する。
3ピントの装置識別信号は、接続する被試験体18のM
PUの機種を表しており、認識・機能変換回路28では
、その信号を受けることによって、どの機種用のコネク
タ変換部が接続されているかを認識できる。
PUの機種を表しており、認識・機能変換回路28では
、その信号を受けることによって、どの機種用のコネク
タ変換部が接続されているかを認識できる。
タイミング発生装置側は、MPUに対応したプログラム
/タイミングデータ等を記憶するメモリ30と、格納し
たプログラムの実行を司るプログラム制御部32と、該
プログラム制御部32によって定義された設定で被試験
体18を制御する汎用ターゲント制御部34を有する。
/タイミングデータ等を記憶するメモリ30と、格納し
たプログラムの実行を司るプログラム制御部32と、該
プログラム制御部32によって定義された設定で被試験
体18を制御する汎用ターゲント制御部34を有する。
この汎用ターゲット制御部34は、メモリから命令コー
ド解読データを参照して解読する機能や、解読したマシ
ン語をMPUの動作タイミングに変換しメモリのタイミ
ングデータを参照して所定のタイミングを送出する機能
、命令解読結果に基づきデータパターン及びアドレスパ
ターンを発生する機能などを有する。第3図におけるタ
イミング変換部36も機能的にはこの汎用ターゲット制
御部34に包含される。
ド解読データを参照して解読する機能や、解読したマシ
ン語をMPUの動作タイミングに変換しメモリのタイミ
ングデータを参照して所定のタイミングを送出する機能
、命令解読結果に基づきデータパターン及びアドレスパ
ターンを発生する機能などを有する。第3図におけるタ
イミング変換部36も機能的にはこの汎用ターゲット制
御部34に包含される。
次に機能変換の手順について述べる。
■電源投入時に装置識別信号発生器24によって装置識
別信号ライン26に識別信号が乗り、認識・機能変換回
路28は被試験体18を認識する。
別信号ライン26に識別信号が乗り、認識・機能変換回
路28は被試験体18を認識する。
■認識・機能変換回路28は、認識した被試験体1日用
のプログラム/タイミングデータなど必要なデータをホ
スト・コンビエータからメモリ30に格納させる。
のプログラム/タイミングデータなど必要なデータをホ
スト・コンビエータからメモリ30に格納させる。
■必要なデータをメモリ3oに格納させた後、認識・機
能変換回路28は、プログラム制御部32を起動し、該
プログラム制御部32は格納したプログラムを実行する
。これによって汎用ターゲット制御回路34の回路定義
を実行させる。
能変換回路28は、プログラム制御部32を起動し、該
プログラム制御部32は格納したプログラムを実行する
。これによって汎用ターゲット制御回路34の回路定義
を実行させる。
■プログラム制御部32は、汎用ターゲット制御回路3
4の回路定義が終了すると、認識・機能変換回路28に
対して回路定義終了を通知する。また汎用ターゲット制
御回路34を初期化する。
4の回路定義が終了すると、認識・機能変換回路28に
対して回路定義終了を通知する。また汎用ターゲット制
御回路34を初期化する。
その後は、その被試験体に適合したタイミング発生装置
として動作することになる。
として動作することになる。
上記の実施例は、ホスト・コンピュータ側から必要な回
路定義やプログラム情報を送るように構成したが、タイ
ミング発生装置自身が複数のMPUに対応する情報を有
するようにしてもよい0本発明は、上記タイミング発生
装置や擬似プロセッサ装置に限らず、多種類の被試験体
に接続され被試験体毎に何らかの設定変更を必要とする
ような場合に適用できる。
路定義やプログラム情報を送るように構成したが、タイ
ミング発生装置自身が複数のMPUに対応する情報を有
するようにしてもよい0本発明は、上記タイミング発生
装置や擬似プロセッサ装置に限らず、多種類の被試験体
に接続され被試験体毎に何らかの設定変更を必要とする
ような場合に適用できる。
[発明の効果]
本発明は上記のように、コネクタ変換部から装置識別信
号ラインにより伝送される装置識別信号を用いて被試験
体を認識し、プログラムと回路定義を選択し設定するよ
うに構成したから、自動的に自己機能を変換できる。つ
まり、どの被試験体に対応したものにするかを、試験装
置側で自動的に設定でき、被試験体変更時に必要な設定
を行わなかったり、別の機種用の設定を行うなどの誤設
定の戊れは全く生じず、トラブル発生を未然に防止でき
ると共に操作者の負担を軽減できる。
号ラインにより伝送される装置識別信号を用いて被試験
体を認識し、プログラムと回路定義を選択し設定するよ
うに構成したから、自動的に自己機能を変換できる。つ
まり、どの被試験体に対応したものにするかを、試験装
置側で自動的に設定でき、被試験体変更時に必要な設定
を行わなかったり、別の機種用の設定を行うなどの誤設
定の戊れは全く生じず、トラブル発生を未然に防止でき
ると共に操作者の負担を軽減できる。
特に本発明は回路定義とプログラムの設定で種々のMP
Uに対応できるようなタイミング発生装置や擬似プロセ
ッサ装置などで効果的である。
Uに対応できるようなタイミング発生装置や擬似プロセ
ッサ装置などで効果的である。
第1図は本発明に係る自己機能自動変換装置を適用した
タイミング発生装置の一実施例を示すブロック図、第2
図は本発明の装置の使用状態の一例を示す説明図、第3
図はその側方から見た説明図である。 10・・・タイミング発生装置本体、12・・・被試験
体間ケーブル、14・・・コネクタ変換部、16・・・
コネクタ、18・・・被試験体、24・・・装置識別信
号発生器、26・・・装置識別信号ライン、28・・・
認識・機能変換回路、30・・・メモリ、32・・・プ
ログラム制御部、34・・・汎用ターゲット制御部、3
6・・・タイミング変換部。 特許出願人 いわき電子株式会社 代 理 人 茂 見 種箱1図 112図 ■6
タイミング発生装置の一実施例を示すブロック図、第2
図は本発明の装置の使用状態の一例を示す説明図、第3
図はその側方から見た説明図である。 10・・・タイミング発生装置本体、12・・・被試験
体間ケーブル、14・・・コネクタ変換部、16・・・
コネクタ、18・・・被試験体、24・・・装置識別信
号発生器、26・・・装置識別信号ライン、28・・・
認識・機能変換回路、30・・・メモリ、32・・・プ
ログラム制御部、34・・・汎用ターゲット制御部、3
6・・・タイミング変換部。 特許出願人 いわき電子株式会社 代 理 人 茂 見 種箱1図 112図 ■6
Claims (1)
- 1、単一の試験装置と複数種類の被試験体のうちの任意
の一種とを接続する装置において、各被試験体に対応し
たコネクタをもつコネクタ変換部と、該コネクタ変換部
に設けた装置識別信号発生器と、信号ラインを通って伝
送される装置識別信号を認識し試験装置内の回路の定義
及びプログラムを変更設定する認識・機能変換回路とを
具備し、装置識別信号により接続する被試験体に適合し
た回路及びプログラムに自動的に変換することを特徴と
する自己機能自動変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2147115A JPH0439744A (ja) | 1990-06-05 | 1990-06-05 | 自己機能自動変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2147115A JPH0439744A (ja) | 1990-06-05 | 1990-06-05 | 自己機能自動変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0439744A true JPH0439744A (ja) | 1992-02-10 |
Family
ID=15422870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2147115A Pending JPH0439744A (ja) | 1990-06-05 | 1990-06-05 | 自己機能自動変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0439744A (ja) |
-
1990
- 1990-06-05 JP JP2147115A patent/JPH0439744A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4633417A (en) | Emulator for non-fixed instruction set VLSI devices | |
Barr | Programming embedded systems in C and C++ | |
US5357519A (en) | Diagnostic system | |
KR100337006B1 (ko) | 전자회로 설계검증장치 및 방법 | |
US6668339B1 (en) | Microprocessor having a debug interruption function | |
EP1170668A2 (en) | Central processing unit for easily testing and debugging programs | |
JPH0769853B2 (ja) | 回路内エミュレータ | |
DE60009185D1 (de) | "Universal serial bus" Interpreter | |
US5251150A (en) | Sub-modular development system for modular computer-based instruments | |
JP2002202900A (ja) | デバッグ装置 | |
US5501518A (en) | Hand-held keyboard tester | |
US7313729B2 (en) | Low-cost debugging system with a ROM or RAM emulator | |
US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
EP0354654B1 (en) | Method and apparatus for marking emulation analysis states | |
JPH0439744A (ja) | 自己機能自動変換装置 | |
KR100623279B1 (ko) | 내장형 시스템 디버깅 장치 및 방법 | |
EP1466249B1 (en) | System and method of clocking an ip core during a debugging operation | |
JP3775462B2 (ja) | デバッグシステム及び情報記憶媒体 | |
KR100557918B1 (ko) | 조인트 테스트 액세스 그룹을 이용한 오류수정장치 | |
KR100189977B1 (ko) | 트레이스기능을 구비한 에뮬레이터시스템과 그 트레이스방법 | |
JPH1083320A (ja) | マイクロプロセッサ内蔵装置 | |
JP2002268911A (ja) | 電子計算機用開発支援装置 | |
KR20020079162A (ko) | 하드웨어에 기반한 소프트웨어 디버깅 장치 | |
JPS60245052A (ja) | デ−タ処理システム | |
JPH03286342A (ja) | タイミング発生装置及びそれを用いた擬似プロセッサ装置 |