KR960019597A - 반도체 장치의 소오스 드레인 형성방법 - Google Patents

반도체 장치의 소오스 드레인 형성방법 Download PDF

Info

Publication number
KR960019597A
KR960019597A KR1019940030522A KR19940030522A KR960019597A KR 960019597 A KR960019597 A KR 960019597A KR 1019940030522 A KR1019940030522 A KR 1019940030522A KR 19940030522 A KR19940030522 A KR 19940030522A KR 960019597 A KR960019597 A KR 960019597A
Authority
KR
South Korea
Prior art keywords
semiconductor device
source
forming
source drain
high concentration
Prior art date
Application number
KR1019940030522A
Other languages
English (en)
Other versions
KR0137824B1 (ko
Inventor
황준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940030522A priority Critical patent/KR0137824B1/ko
Publication of KR960019597A publication Critical patent/KR960019597A/ko
Application granted granted Critical
Publication of KR0137824B1 publication Critical patent/KR0137824B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 장치에서 채널 길이가 감소함에 따르는 핫 캐리어를 방지하기 위한 LDD 구조를 갖는 소오스 드레인 형성방법에 관한 것으로, 게이트 양측의 소오스 및 드레인 영역에 고농도 도핑을 먼저 실시한 후, 고농도의 이온이 주입된 소오스 및 드레인 영역의 일부를 노출시켜 이 노출부에 LDD 이온주입을 수행하는 순서로 진행하여, 종래와 같은 게이트 측벽 스페이서 형성공정을 배제하는 등 그 공정을 간소화하고, 제조공정 시간을 단축할 수 있는 등의 효과가 있다.

Description

반도체 장치의 소오스 드레인 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제8도는 본 발명에 따른 LDD 구조의 소오스 드레인 형성방법을 설명하기 위한 공정도.

Claims (6)

  1. 웨이퍼 기판에 게이트 전극을 형성하여 소오스 및 드레인 영역을 설정하는 단계; 상기 소오스 및 드레인 영역 전체에 걸쳐 n형의 고농도 이온을 주입하는 단계; 상기 n형의 고농도 이온이 주입된 소오스 드레인 영역 중에서 게이트에 인접한 부분만을 노출시키는 단계; 상기 게이트 양측에 인접한 노출부에 LDD 이온을 주입하는 단계, 및 표면의 결함 방지 및 주입된 이온들의 특성을 향상시키기 위한 어닐링 단계로 이루어지는 반도체 장치의 소오스 드레인 형성방법.
  2. 제1항에 있어서, 상기 게이트 전극을 형성하는 단계와, 상기의 n형의 고농도 이온주입 단계 사이에 기판 보호를 위한 보호막의 일종인 쉐도우 산화막을 도포하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 소오스 드레인 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 노출단계는 웨이퍼 기판의 전면에 포토 레지스트를 도포한 후, 게이트 전극의 크기보다 큰 개구부를 갖는 마스크를 이용하여 노광 및 현상 공정을 진행함으로써, 게이트 전극이 측벽으로부터 일정거리까지의 부부을 노출시키는 것을 특징으로 하는 반도체 장치의 소오스 드레인 형성방법.
  4. 제1항 또는 제2항에 있어서, 상기 LDD 이온주입의 도펀트는 P형 불순물인 것을 특징으로 하는 반도체 장치의 소오스 드레인 형성방법.
  5. 제4항에 있어서, 상기 P형 불순물을 붕소인 것을 특징으로 하는 반도체 장치의 소오스 드레인 형성방법.
  6. 제3항에 있어서, 개구부의 크기는 게이트 전극의 측벽 스페이서로부터 반도체 소자 특성에 따라 0.2 내지 0.5㎛인 것을 특징으로 하는 반도체 장치의 소오스 드레인 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940030522A 1994-11-19 1994-11-19 반도체 장치의 소오스 드레인 형성방법 KR0137824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030522A KR0137824B1 (ko) 1994-11-19 1994-11-19 반도체 장치의 소오스 드레인 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030522A KR0137824B1 (ko) 1994-11-19 1994-11-19 반도체 장치의 소오스 드레인 형성방법

Publications (2)

Publication Number Publication Date
KR960019597A true KR960019597A (ko) 1996-06-17
KR0137824B1 KR0137824B1 (ko) 1998-06-01

Family

ID=19398431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030522A KR0137824B1 (ko) 1994-11-19 1994-11-19 반도체 장치의 소오스 드레인 형성방법

Country Status (1)

Country Link
KR (1) KR0137824B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770809B1 (ko) * 1997-12-26 2007-12-14 가부시키가이샤 히타치세이사쿠쇼 레벨변환회로및레벨변환회로를사용한반도체집적회로장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770809B1 (ko) * 1997-12-26 2007-12-14 가부시키가이샤 히타치세이사쿠쇼 레벨변환회로및레벨변환회로를사용한반도체집적회로장치

Also Published As

Publication number Publication date
KR0137824B1 (ko) 1998-06-01

Similar Documents

Publication Publication Date Title
US5969407A (en) MOSFET device with an amorphized source
EP0218408A2 (en) Process for forming lightly-doped-grain (LDD) structure in integrated circuits
KR19990026905A (ko) 반도체 소자의 제조 방법
KR950034842A (ko) 저 접합 누설 금속산화물 반도체 전계효과 트랜지스터
KR970018684A (ko) 엘디디(ldd) 구조 모오스(mos) 트랜지스터 제조방법
KR960019597A (ko) 반도체 장치의 소오스 드레인 형성방법
US20010023106A1 (en) Method for fabricating high voltage transistor
KR970018259A (ko) 반도체 소자의 트랜지스터 제조방법
KR0167611B1 (ko) 트랜지스터 제조 방법
KR960043050A (ko) 반도체 소자의 트랜지스터 제조방법
US6207520B1 (en) Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions
KR100318274B1 (ko) 반도체 소자의 제조방법
KR100256128B1 (ko) 반도체 소자의 제조방법
JP3035996B2 (ja) Ｍｉｓ型半導体装置の製造方法
JPH05251697A (ja) Ｍｏｓｆｅｔ及びその製造方法
KR960009015A (ko) 반도체 소자의 게이트 전극 형성방법
KR920007218A (ko) 박막트랜지스터의 제조방법
KR0166794B1 (ko) 그레이디드 접합 형성방법
KR970008586A (ko) 반도체 소자의 트랜지스터 제조방법
KR100268931B1 (ko) 반도체 소자 및 그의 제조 방법
KR970052211A (ko) 반도체 소자의 접합 영역 형성 방법
KR970053918A (ko) 씨모스(cmos) 트랜지스터 제조방법
KR960039352A (ko) 반도체소자의 제조방법
KR970003713A (ko) 모스 (mos) 트랜지스터 제조 방법
KR100361529B1 (en) Method for manufacturing mos transistor with lightly doped drain structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee