KR970053918A - 씨모스(cmos) 트랜지스터 제조방법 - Google Patents

씨모스(cmos) 트랜지스터 제조방법 Download PDF

Info

Publication number
KR970053918A
KR970053918A KR1019950065664A KR19950065664A KR970053918A KR 970053918 A KR970053918 A KR 970053918A KR 1019950065664 A KR1019950065664 A KR 1019950065664A KR 19950065664 A KR19950065664 A KR 19950065664A KR 970053918 A KR970053918 A KR 970053918A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
forming
gate electrode
well
impurity ions
Prior art date
Application number
KR1019950065664A
Other languages
English (en)
Other versions
KR0172530B1 (ko
Inventor
손용선
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950065664A priority Critical patent/KR0172530B1/ko
Publication of KR970053918A publication Critical patent/KR970053918A/ko
Application granted granted Critical
Publication of KR0172530B1 publication Critical patent/KR0172530B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 게이트 전극의 측벽에 형성된 폴리머 스페이서를 이온주입 마스크로 이용하여 기판과 반대되는 타입의 불순물 이온을 이온주입공정에 의해 고농도로 주입시키고, 포토레지스트를 제거할 때 사용되는 O2-플라즈마방식에 의해 폴리머 스페이서를 제거한 후 열처리를 실시하므로써, 주입된 이온들이 활성화되어 소오스 및 드레인 고농도 불순물 이온 영역이 형성된다. 이후, 펀치-쓰루 방지를 위해 기판과 동일한 타입의 불순물 이온을 주입하고, 이어서 기판과 반대되는 타입의 불순물 이온을 저에너지 이온주입공정에 의해 저농도로 주입시킨 후 열처리를 실시하므로써, 주입된 이온들이 활성화되어 펀치-쓰루 방지층과 LDD 저농도 불순물 이온 영역이 형성된다.

Description

씨모스(CMOS) 트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1l도는 본 발명의 실시예에 의한 CMOS트랜지스터 제조방법을 설명하기 위해 도시한 소자의 단면도.

Claims (9)

  1. CMOS트랜지스터의 제조방법에 있어서, N-웰상에 제1게이트 전극이 형성되고, P-웰상에 제2게이트 전극이 형성된 실리콘 기판이 제공되고, 산화공정을 통해 상기 제1 및 제2게이트 전극 각각의 표면에 산화막을 형성하는 단계; 상기 제1게이트 전극을 포함한 상기 N-웰 윗부분이 덮히도록 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴 및 상기 P-웰을 포함한 전체구조상에 폴리머층을 형성하는 단계; 상기 폴리머층 식각공정을 통해 상기 제1포토레지스트 패턴의 측면과 상기 제2게이트 전극의 측면에 제1폴리머 스페이서를 형성하는 단계; 상기 제1포토레지스트 패턴, 상기 제2게이트 전극 및 상기 제1폴리머 스페이서를 이온주입 마스크로하여 N형 불순물 이온을 고농도로 주입하는 단계; 상기 제1포토레지스트 패턴과 상기 제1폴리머 스페이서를 제거한 후, 상기 제2게이트 전극을 포함한 P-웰 윗부분이 덮히도록 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴의 측면과 상기 제1게이트 전극의 측면에 제2폴리머 스페이서를 형성하는 단계; 상기 제2포토레지스트 패턴, 상기 제1게이트 전극 및 상기 제2폴리머 스페이서를 이온주입 마스크로하여 P형 불순물 이온을 고농도로 주입하는 단계; 상기 제2포토레지스트 패턴과 상기 제2폴리머 스페이서를 제거한 후 열처리를 실시하므로, 이로인하여 상기 P-웰에 N+소오스 및 드레인 영역이 형성되고, 상기 N-웰에 P+소오스 및 드레인 영역이 형성되는 단계; 상기 제1게이트 전극을 포함한 상기 N-웰 윗부분이 덮히도록 제3포토레지스트 패턴을 형성하는 단계; 상기 제3포토레지스트 패턴 및 상기 제2게이트 전극을 이온주입 마스크로하여 P형 불순물 이온을 주입하고, 이어서 저에너지 N형 불순물 이온을 저농도로 주입하는 단계; 상기 제3포토레지스트 패턴을 제거한 후, 상기 제2게이트 전극을 포함한 상기 P-웰 윗부분이 덮히도록 제4포토레지스트 패턴을 형성하는 단계; 상기 제4포토레지스트 패턴 및 상기 제1게이트 전극을 이온주입 마스크로하여 N형 불순물 이온을 주입하고, 이어서 저에너지 P형 불순물 이온을 저농도로 주입하는 단계; 및 상기 제4포토레지스트 패턴을 제거한 후 열처리를 실시하므로, 이로인하여 상기 N+소오스 및 드레인 영역에 연접되는 부분에 N-LDD영역과 P형 펀치-쓰루 방지영역이 형성되고, 상기 P+소오스 및 드레인 영역에 연접되는 부분에 P-LDD영역과 N형 펀치-쓰루 방지영역이 형성되는 단계로 이루어지는 것을 특징으로 하는 CMOS트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 폴리머층은 탄소기를 포함하는 소오스 가스를 50 내지 100℃의 온도범위인 플라즈마 챔버내에서 반응시켜 형성되는 것을 특징으로 하는 CMOS트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 제1 및 2폴리머 스페이서는 비등방성식각방식에 의해 형성되는 것을 특징으로 하는 CMOS트랜지스터 제조방법.
  4. 제1항에 있어서, 상기 제1 내지 4포토레지스트 패턴은 O2-플라즈마방식으로 제거되는 것을 특징으로 하는 CMOS트랜지스터 제조방법.
  5. 제1항에 있어서, 상기 제1 및 2폴리머 스페이서는 O2-플라즈마방식으로 제거되는 것을 특징으로 하는 CMOS트랜지스터 제조방법.
  6. 제1항에 있어서, 상기 P형 펀치-쓰루 방지영역은 상기 N-LDD영역의 아래 부분에 형성되는 것을 특징으로 하는 CMOS트랜지스터 제조방법.
  7. 제1항에 있어서, 상기 N형 펀치-쓰루 방지영역은 상기 P-LDD영역의 아래부분에 형성되는 것을 특징으로 하는 CMOS트랜지스터 제조방법.
  8. 제1항에 있어서, 상기 LDD영역을 형성하기 위한 열처리는 700 내지 850℃의 온도범위에서 5 내지 30분 정도 실시한는 것을 특징으로 하는 CMOS트랜지스터 제조방법.
  9. 제1항에 있어서, 상기 LDD영역을 형성하기 위한 열처리는 900 내지 1000℃의 온도범위에서 10 내지 30초 정도로 실시하는 것을 특징으로 하는 CMOS트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065664A 1995-12-29 1995-12-29 씨모스 트랜지스터 제조방법 KR0172530B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065664A KR0172530B1 (ko) 1995-12-29 1995-12-29 씨모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065664A KR0172530B1 (ko) 1995-12-29 1995-12-29 씨모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR970053918A true KR970053918A (ko) 1997-07-31
KR0172530B1 KR0172530B1 (ko) 1999-02-01

Family

ID=19447129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065664A KR0172530B1 (ko) 1995-12-29 1995-12-29 씨모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR0172530B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506878B1 (ko) * 1997-12-29 2005-10-19 주식회사 하이닉스반도체 모스 전계효과 트랜지스터의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413495B1 (ko) * 2001-12-28 2004-01-03 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506878B1 (ko) * 1997-12-29 2005-10-19 주식회사 하이닉스반도체 모스 전계효과 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR0172530B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US6790781B2 (en) Dual depth trench isolation
KR970053918A (ko) 씨모스(cmos) 트랜지스터 제조방법
JPH02264464A (ja) 半導体装置およびその製造方法
JP2000068499A (ja) 半導体装置とその製造方法
JP3092634B2 (ja) 薄膜トランジスタの製造方法
JPS61156858A (ja) 相補型ｍｏｓ電界効果トランジスタの製造方法
US6297102B1 (en) Method of forming a surface implant region on a ROM cell using a PLDD implant
JPH0831601B2 (ja) 半導体装置の製造方法
KR19990005983A (ko) 3중웰을 가지는 반도체 소자의 제조방법
JPH1027855A (ja) Ｃｍｏｓトランジスタの製造方法
KR0161884B1 (ko) 반도체 소자의 제조방법
JP2002368123A (ja) Ｍｏｓ型半導体装置の製造方法
KR100811456B1 (ko) 반도체 소자의 제조 방법
KR100474543B1 (ko) 반도체소자의 제조방법
KR100265050B1 (ko) 모스 전계효과 트랜지스터의 제조방법
KR930008853B1 (ko) 반도체 장치의 제조방법
KR100256128B1 (ko) 반도체 소자의 제조방법
KR100207547B1 (ko) 씨모스 제조방법
KR970003533A (ko) 반도체 소자의 제조방법
JPH04262571A (ja) 相補型半導体装置の製造方法
KR970053069A (ko) 모오스 전계 효과 트랜지스터 제조 방법
KR970024177A (ko) 모스 트랜지스터 제조방법
KR920007225A (ko) 반도체 소자의 제조방법
KR970053040A (ko) Cmos 트랜지스터의 제조 방법
KR960026554A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee