Claims (7)
점프명령시부터 다음 점프명령시까지 머쉰사이클은 카운트하는 타이머 카운터(10)와, 가장작은 루프의 머쉰사이클 수를 저장하는 타이머-캡쳐 레지스터(20)와, 매 점프명령마다 그 어드레스를 로드하는 점프-어드레스 레지스터(30)와, 가장작은 루프의 점프명령 어드레스를 저장하는 점프-어드레스-캡쳐 레지스터(40)와, 가장작은 루프의 반복횟수를 카운트하는 루프 레지스터(50)와, 유저가 정의하는 최대의 루프 반복횟수를 나나태는 디파인 레지스터(60)와, 무한 루프에 빠져 내부 리셋이 걸린 횟수를 나타내는 디버그 레지스터(70)와, 상기 타이머 레지스터(10)와 타이머-캡적 레지스터(20), 루프 레지스터(50)와 디파인 레지스터(60)의 값이 같아지면 리셋신호을 출력하는 비교기(80)로 구성된 것을 특징으로 하는 워치독 타이머 기능을 갖는 콘트롤러.From the jump instruction to the next jump instruction, the machine cycle is counted by a timer counter 10 that counts, a timer-capture register 20 that stores the smallest number of machine cycles, and a jump that loads the address for each jump instruction. An address register 30, a jump-address-capture register 40 for storing the jump instruction address of the smallest loop, a loop register 50 for counting the number of repetitions of the smallest loop, and a user defined maximum A fine register (60) indicating a loop iteration number of times, a debug register (70) indicating the number of times an internal reset is made by entering an infinite loop, the timer register (10), a timer-caption register (20), and a loop register And a comparator (80) for outputting a reset signal if the values of the (50) and the fine registers (60) are equal to each other.
제1항에 있어서, 비교부는 타이머 레지스터의 값이 타이머-캡쳐 레지스터(20)의 값을 각각 받아들여 타이머 레지스터의 값이 타이머 타이머-캡쳐 레지스터값보다 작을때 상기 타이머 레지스터의 값을 타이머-캡적 레지스터로 로드되고, 점프-어드레스 레지스터의 값이 점프-어드레스-캡쳐 레지스터로 로드되도록 하는 것을 특징으로 하는 워치독 타이머 기능을 갖는 콘트롤러.The timer-capturing register according to claim 1, wherein the comparing unit accepts the value of the timer-capturing register 20, respectively, and compares the value of the timer-register with the timer-capturing register when the value of the timer register is smaller than the timer-capturing register value. And a watchdog timer function, such that the value of the jump-address register is loaded into the jump-address-capture register.
제2항에 있어서, 비교부는 타이머 레지스터의 값이 타이머-캡쳐 레지스터의 값이 같으면 점프-어드레스 레지스터와 점프-어드레스-캡쳐 레지스터의 값을 받아들이도록 하는 워치독 타이머 기능을 갖는 콘트롤러.3. The controller of claim 2, wherein the comparing unit accepts a value of a jump-address register and a jump-address-capture register if the value of the timer register is the same value of the timer-capture register.
제3항에 있어서, 비교부는 점프-어드레스 레지스터와 점프-어드레스-캡쳐 레지스터의 값을 비교하여 같으면 루프 레지스터의 값을 1증가시키고 다르면 타이머 레지스터를 “0”부터 다음 점프명령을 만날때까지 카운트하도록 하는 것을 특징으로 하는 워치독 타이머 기능을 갖는 콘트롤러.The method of claim 3, wherein the comparing unit compares the values of the jump-address register and the jump-address-capture register to increase the value of the loop register by 1 if the value is equal and to count the timer register from “0” until the next jump instruction when the value is different. A controller having a watchdog timer function, characterized in that.
제1항에 있어서, 디버그 레지스터는 비교부로부터 리셋신호를 소정개이상 입력되면 무한루프로 판단하고 점프-어드레스-캡쳐 레지스터로부터 이상 어드레스를 출력하도록 하는 것을 특징으로 하는 워치독 타이머 기능을 갖는 콘트롤러.The controller having a watchdog timer function according to claim 1, wherein the debug register determines that the predetermined number of reset signals is input from the comparator and is an infinite loop and outputs an abnormal address from a jump-address-capture register.
제1항에 있어서, 비교부로부터 리셋신호를 입력받아 외부에 내수상황을 알려주는 프로세서를 포함하여 구성된 것을 특징으로 하는 워치독 타이머 기능을 갖는 콘트롤러.The controller as claimed in claim 1, further comprising a processor configured to receive a reset signal from the comparator and inform the outside of the water condition.
제6항에 있어서, 프로세서는 무한루프 발생시 외부에 알려줌과 아울러 시스템다운시키는 에러핀과 점프-어드레스-캡쳐 레지스터의 이상 어드레스를 출력하는 외부포트를 갖는 것을 특징으로 하는 워치독 타이머 기능을 갖는 콘트롤러.7. The controller of claim 6, wherein the processor has an external port for notifying externally when an infinite loop is generated and outputting an error address of a system down and an abnormal address of a jump-address-capture register.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.