KR960016487B1 - 액정용 박막트랜지스터 및 그 제조방법 - Google Patents
액정용 박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR960016487B1 KR960016487B1 KR1019910006838A KR910006838A KR960016487B1 KR 960016487 B1 KR960016487 B1 KR 960016487B1 KR 1019910006838 A KR1019910006838 A KR 1019910006838A KR 910006838 A KR910006838 A KR 910006838A KR 960016487 B1 KR960016487 B1 KR 960016487B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- anodization
- gate electrode
- liquid crystal
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010408 film Substances 0.000 claims abstract description 66
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002048 anodisation reaction Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 18
- 229910000838 Al alloy Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000007743 anodising Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 7
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims 3
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 claims 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 claims 1
- 239000007864 aqueous solution Substances 0.000 claims 1
- 239000011975 tartaric acid Substances 0.000 claims 1
- 235000002906 tartaric acid Nutrition 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 19
- 239000013078 crystal Substances 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- KRKNYBCHXYNGOX-UHFFFAOYSA-K Citrate Chemical compound [O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O KRKNYBCHXYNGOX-UHFFFAOYSA-K 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229940095064 tartrate Drugs 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
요약없음
Description
제1도는 종래의 액정용 박막트랜지스터의 구조를 나타낸 단면도.
제2도는 본 발명에 의한 액정용 박막트랜지스터의 구조를 나타낸 단면도.
제3A∼제3D도는 본 발명에 의한 액정용 박막트랜지스터의 제조공정의 일실시예를 나타낸 일부 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 글래스기판2 : 게이트전극
2a : 알루미늄 합금층3a,3b : 알루미늄 산화막
4 : 절연막5 : 비정질실리콘층
6a,6b : 도우프된 비정질실리콘층7 : 투명전극층
8a,8b : 금속전극층
본 발명은 액정표시패널에 관한 것으로, 특히 액정용 박막트랜지스터의 게이트전극 형성방법에 관한 것이다.
화상정보시대에 정보전달의 인간 대 기계의 인터페이스의 최대 담당자인 디스플레이의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지의 벌키(bulky)한 CRT에 대신한 각종 평면 디스플레이가 개발되어 급속히 보급되고 있다. 그중에서도 액정디스플레이(LCD) 기술의 진전은 현저하여 이미 컬러화질에서는 CRT에 필적하거나 그 이상을 실현하기까지 되고 있다. 특히 액정기술과 반도체 기술을 융합한 액티브 매트릭스형 LCD는 CRT와 경합하여 CRT를 능가할 디스플레이로 인식되어 이에 대한 왕성한 연구가 진행되고 있다. 액티브 매트릭스 구동방식은 매트릭스형태로 배열된 각 화소에 비선형 특성을 갖춘 액티브소자를 부가함으로써 액정의 전기광학효과에 메모리 기능을 구비한 것이다. 액티브소자로는 통상 박막트랜지스터가 이용된다. 이 액티브소자는 매트릭스의 화소선택용 어드레스 배선과 함께 수만부터 수백만개가 대집적의 글래스기판상에 집적화되어서 표면 매트릭스회로를 구성한다.
일본 공개공보 평2-85826에 종래의 액정표시패널의 박막트랜지스터가 제1도에 도시되어 있다. 제1도에 박막트랜지스터는 글래스기판(1)상에 Al 등의 금속으로 된 게이트전극(2)이 패턴화되어 있고, 알루미늄 산화막(3)이 게이트전극(2) 및 기판(1)을 덮고 있다. 알루미늄 산화막(3)상에는 질화막 또는 산화막과 같은 절연막(4)이 덮여있고, 게이트전극(2)의 상부에 있는 절연막(4)상에 비정질실리콘층(5)이 패턴화되어 있고 비정질실리콘층(5)의 좌 및 우측 상부에는 오믹콘택을 위한 n+도우프된 비정질실리콘층(6a,6b)이 각각 형성되어 있고, 게이트전극(2)으로부터 우측으로 떨어진 절연막(4)상에는 화소전극으로 제공되는 투명전극층(7)이 형성되어 있다. n+도우프된 비정질실리콘층(6a)을 덮는 제1금속전극층(8a)은 데이타선으로 제공되고 n+도우프된 비정질실리콘층(6a)으로부터 투명전극층(7)의 일부까지 덮고 있는 제2금속층(8b)은 박막트랜지스터와 투명전극층(7)을 접속하고 있다. 즉 제1 및 제2금속층(8a,8b)은 박막트랜지스터의 소스 및 드레인전극으로 제공된다.
상술한 종래의 액정용 박막트랜지스터는 글래스기판(1)상에 Al 또는 Al 합금을 증착하고 증착된 Al 금속층을 사진식각공정에 의해 패터닝 함으로써 게이트전극(2)을형성한다. 이후에 다시 두번째 Al 금속층을 전표면에 증착하고 이 증착된 Al 금속층을 통상의 양극산화 방법에 의해 산화시킴으로써 무공성의 알루미늄 산화막(3)을 형성한다. 이와 같이 양극산화시켜 얻은 알루미늄 산화막(3)은 후속 열공정시 알루미늄 금속층인 게이트전극(2)의 표면에서 힐록이 생기는 것을 억제하고, 게이트전극(2)의 단차를 감소시키고, 글래스기판(1)으로부터 상방향으로 글래스기판에 포함되어 있는 불순물이 확산되는 것을 방지할 수 있고, 또한 후속공정에 의해 글래스기판(1)이 손상되는 것을 보호할 수 있는 이점이 있다.
그러나, 상술한 종래의 기술은 먼저 게이트전극(2)의 패턴을 형성하기 때문에 사진식각공정이 필요하므로 사진식각공정에 의해 글래스기판이 손상되거나 오염되는 문제점이 발생하였다. 따라서, 사진식각공정에 의한 글래스기판의 오염을 제거하기 위해서는 세심한 세정공정이 요구되고 있다. 또한, 게이트전극(2)을 알루미늄 산화막으로 피복함으로써 게이트전극(2)의 단차를 어느정도 감소시킬 수 있으나 단차 문제를 완전히 해결하지 못하여 게이트전극의 단차로 인한 게이트전극과 상부전극층과의 단락문제가 여전히 남아 있다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 평탄화 구조를 한 액정용 박막트랜지스터를 제공하는데 있다.
본 발명의 다른 목적은 공정의 간단화를 꾀할 수 있는 액정용 박막트랜지스터를 제조하는 방법을 제공하는데에 있다.
상기 목적을 달성하기 위하여 본 발명의 액정용 박막트랜지스터는 글래스기판 ; 상기 글래스기판상의 소정영역에 형성되고 화소어드레스신호가 인가되는 게이트전극 ; 상기 게이트전극 및 글래스기판상에 형성된 게이트절연막 ; 상기 게이트절연막상의 상기 게이트전극 상부의 소정영역에 형성된 비정질실리콘층 ; 상기 비정질실리콘층의 좌우측에 서로 일정간격을 두고 형성된 도우프된 비정질실리콘층들 ; 상기 좌측에 있는 도우프된 비정질실리콘층 및 상기 게이트절연막의 소정 영역상에 형성되고 화상데이타 신호가 인가되는 제1금속전극 ; 상기 우측에 있는 도우프된 비정질실리콘층 및 상기 게이트절연막상의 소정영역상에 형성되고 상기 게이트절연막의 소정영역에 형성되어 화소전극으로 제공되는 투명전극층에 연결되는 제2금속전극을 구비한 액정용 박막트랜지스터에 있어서, 상기 게이트절연막은 상기 글래스기판의 전표면상에 형성되고 상기 게이트전극을 이루는 금속과 동일한 금속의 양극산화에 의해 얻어지고 그 표면이 거의 평탄한 양극산화 절연막을 포함하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위하여 본 발명의 제조방법은 게이트절연막으로 양극산화 절연막을 포함하는 액정용 박막트랜지스터의 제조방법에 있어서, 글래스기판의 전표면상에 소정두께의 금속층을 형성하는 공정 ;상기 금속층을 표면으로부터 소정깊이까지 일부 양극산화하는 공정 ; 상기 일부 양극산화된 금속층상에 양극산화 저지막을 도포하고 이 양극산화 저지막을 패터닝하는 공정 ; 상기 패터닝된 양극산화 저지막을 양극산화 마스크로 사용하여 양극산화되지 않은 금속층을 선택적으로 양극산화하는 공정 및 상기 선택적인 양극산화 후, 상기 양극산화 저지막을 제거하고, 통상의 알려진 방법으로 후속공정을 수행하여 상기 액정용 박막트랜지스터를 형성하는 공정을 구비하는 것을 특징으로 한다.
첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하면 다음과 같다.
제2도를 참조하면, 본 발명의 액정용 박막트랜지스터는 글래스기판(1)상의 소정영역에 화소선택용 어드레스신호가 가해지는 알루미늄 또는 알루미늄 합금으로 된 게이트전극(2)과, 이 게이트전극(2)과 동일한 알루미늄 금속을 양극산화시켜서 형성되고 상기 게이트전극(2)을 덮는 알루미늄 산화막(3a,3b)을 구비한다. 알루미늄 산화막(3a,3b)은 글래스기판(1)의 전표면상에 덮힌 알루미늄 금속층을 표면으로부터 소정깊이까지 양극산화시키고, 상기 게이트전극(2)으로 제공되는 영역의 알루미늄 금속층만 제외한 나머지 알루미늄 금속층을 바닥까지 양극산화시켜 형성한다. 따라서, 양극산화하여 얻은 알루미늄 산화막(3a,3b)은 표면이 거의 평탄하게 형성된다. 또한 액정용 박막트랜지스터는 알루미늄 산화막(3a,3b)상에 예컨대 실리콘질화막 또는 실리콘산화막으로 된 절연막(4)과, 게이트전극(2) 상부에 있는 절연막(4)상의 소정영역에 형성된 비정질실리콘층(5)과, 상기 비정질실리콘층(5)상의 좌우에 서로 일정간격을 두고 형성된 도우프된 비정질실리콘층(6a,6b)과, 상기 비정질실리콘층(5)으로부터 우측으로 일정간격 떨어진 상기 절연막(4)상의 소정영역에 형성된 투명전극층(7)과, 상기 좌측에 형성된 도우프된 비정질실리콘층(6a) 및 절연막(4)상의 소정영역에 형성된 제1금속전극층(8a)과, 상기 우측에 형성된 도우프된 비정질실리콘층(6b)로부터 상기 투명전극층(7)의 좌측 일부 영역상에 걸쳐서 형성된 제2금속층(8b)를 구비한다. 제1금속전극층(8a)은 박막트랜지스터의 드레인전극으로서 화상데이타신호가 가해지고, 제2금속전극층(8b)은 박막트랜지스터의 소오스 전극으로서 투명전극층(7)과 연결되어 있다. 투명전극층(7)은 화소전극으로 제공된다. 도우프된 비정질실리콘층(6a,6b)은 제1및 제2금속전극층(8a,8b)와 오믹콘택을 형성한다. 상기 금속전극층(8a,8b)은 Al, Cr 또는 Ti와, 또는 이들의 적층막으로 형성된다. 상술한 바와 같이 본 발명의 액정용 박막트랜지스터는 알루미늄 산화막(3a,3b)에 의해 게이트전극(2)의 단차를 완전히 평탄하게 커버리지 함으로써 게이트전극의 단차 문제점을 해결할 수 있다. 이와 같은 본 발명의 액정용 박막트랜지스터의 바람직한 일실시예의 제조방법을 제3A∼제3D도를 참조하여 설명하면 다음과 같다.
제3A도를 참조하면, 코닝(Corning) 7059 글래스기판(1)상에 1500∼6000Å 두께의 알루미늄 합금층(2a)을 형성한다. 여기서 알루미늄 합금층(2a)은 알루미늄을 주성분으로 하고 Si, Pd, W, Ni 및 Ge 중 어느 하나를 소량으로 함유한다. 제3B도를 참조하면, 알루미늄 합금층(2a)을 표면으로부터 소정깊이까지 양극산화시켜 알루미늄 산화막(3a)을 형성한다. 이 양극산화 공정은 구연산(citrate acid), 암모늄 주석산염(ammonium tartrate) 및 주석산(tartrate acid) 수용액(0.01wt%∼5wt%)과 같은 비침해성 전해액중에서 0.3∼5mA/㎠의 전류밀도를 유지하면서 인가전압을 조절하여 500∼2000Å 두께로 형성한다. 여기서 양극산화된 알루미늄 산화막의 생성두께는 13∼14A/V의 전압의 존성을 가진다. 알루미늄 산화막(3a)의 두께는 대략 1000Å이면 바람직하다. 제3C도를 참조하면, 알루미늄 산화막(3A)상에 포토레지스트로된 산화저지막을 도포하고 포토레지스트를 게이트전극 마스크를 사용하여 노광 및 현상하여 게이트전극을 형성하고자 하는 영역에만 포토레지스트 패턴(9)을 남긴다. 제3D도를 참조하면 남겨진 포토레지스트 패턴(9)을 산화저지마스크로 사용하여 알루미늄 합금층(2a)을 바닥까지 완전히 양극산화시킨다. 그러면, 포토레지스트 패턴(9)이 형성된 영역 아래의 알루미늄 합금층(2a)만을 남기고 나머지 영역의 알루미늄 합금층은 모두 알루미늄 산화막(3b)로 된다. 따라서 양극산화되지 않고 남겨진 알루미늄 합금층이 게이트전극(2)으로 남게 된다. 이어서 양극산화 마스크로 사용된 포토레지스트(9)를 제거한 후 통상의 비정질실리콘을 이용한 액정용 박막트랜지스터의 제조방법을 사용하여 후속공정을 수행함으로써 제2도에 도시된 액정용 박막트랜지스터의 형성을 완료한다.
상술한 제조공정에서는 알루미늄 합금층(2a)을 소정깊이까지 일부 양극산화하고 이어서 양극산화 마스크를 이용하여 선택적으로 바닥까지 양극산화함으로써 알루미늄 합금으로된 게이트전극과 알루미늄 산화막으로 평탄한 게이트전극 절연막을 동시에 형성할 수 있다. 그러므로, 게이트전극을 패터닝할 필요가 없으므로 식각공정이 필요없다. 또한 평탄한 게이트절연막을 얻을 수 있으므로 게이트전극의 단차로 인한 상하 금속층간의 단락문제를 방지할 수 있다.
상술한 제조공정에서, 양극산화 마스크로 사용되는 포토레지스트 대신에 실리콘질화막, 실리콘산화막, PSG막 또는 BPSG막 등의 유전체막을 사용할 수 있다. 물론 유전체막의 패턴을 형성하기 위해서는 1회의 사진식각공정이 추가되는 문제점이 있다. 그러나 포토레지스트는 주위 환경의 여러요인과 알루미늄 합금층의 표면성질에 따라 영향을 받으므로 시간이 지남에 따라 성능변화를 일으키므로 신뢰할 수 있고 연속적으로 높은 수율을 기대할 수 있는 공정은 되지 못한다. 또한 낮은 양극산화 전압에서는 그 성능을 유지할 수 있으나 높은 양극산화 전압에서는 그 신뢰성이 떨어진다. 따라서, 양극산화 마스크로 유전체막을 사용할 경우에는 높은 양극산화 전압을 사용할 수 있고 양극산화중에 포토레지스트가 가지는 문제점을 피할 수 있어 신뢰성 및 재현성을 기대할 수 있다.
이상과 같이 본 발명에서는 액정용 박막트랜지스터의 게이트전극을 알루미늄 금속층의 일부 양극산화 및 선택적 양극산화 공정에 의해 형성함으로써 게이트전극의 단차문제, 게이트절연막의 평탄화를 동시에 만족시킬 수 있으므로 공정의 단순화 및 신뢰성 향상들을 꾀할 수 있다.
Claims (11)
- 기판상에 형성된 게이트전극 ; 상기 게이트전극과 접촉하며 그 주변에 형성된 제1양극산화막 ; 및 상기 제1양극산화막 및 게이트전극 상에 형성되고, 그 표면이 평탄한 제2양극산화막을 포함하는 것을 특징으로 하는 액정용 박막트랜지스터.
- 제1항에 있어서, 상기 제1 및 제2양극산화막은 알루미늄 산화막인 것을 특징으로 하는 액정용 박막트랜지스터.
- 제1항에 있어서, 상기 게이트전극은 알루미늄 및 알루미늄 합금중 어느 하나로 된 것을 특징으로 하는 액정용 박막트랜지스터.
- 제3항에 있어서 상기 알루미늄 합금은 알루미늄을 주성분으로 하고, Si, Pd, W, Ni 및 Ge중 어느 하나를 소량으로 함유하는 것을 특징으로 하는 액정용 박막트랜지스터.
- 기판의 전표면 상에 금속층을 형성하는 제1공정 ; 상기 금속층의 표면을 양극산화하여 제2양극산화막을 형성하는 제2공정 ; 상기 제2양극산화막 상에 양극산화 저지막을 형성한 후 패터닝함으로써 양극산화 저지패턴을 형성하는 제3공정 ; 및 결과물에 양극산화를 행함으로써, 상기 양극산화 저지패턴의 하부에 존재하며 상기 금속층으로 구성된 게이트전극 및 상기 게이트전극과 접촉하며 그 주변에 형성된 제1양극산화막을 형성하는 제4공정을 포함하는 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제5항에 있어서, 상기 금속층은 알루미늄 또는 알루미늄 합금인 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제6항에 있어서, 상기 금속층의 두께는 1,500Å∼6,000Å인 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제7항에 있어서, 상기 제2양극산화막의 두게는 500Å∼2,000Å인 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제5항에 있어서, 양극산화 저지막은 포토레지스트인 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제6항에 있어서, 상기 양극산화는 구연산, 암모늄주석산염 및 주석산의 중량비가 0.01wt/%∼5wt/%인 수용액 중에서 0.3mA/㎠∼5mA/㎠의 전류 밀도를 유지하면서 인가전압으로 양극산화물의 생성 두께를 조절하는 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제5항에 있어서, 상기 양극산화 저지막은 실리콘질화막, 실리콘산화막, PSG 및 BPSG막 중 어느 하나인 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910006838A KR960016487B1 (ko) | 1991-04-27 | 1991-04-27 | 액정용 박막트랜지스터 및 그 제조방법 |
| JP28476191A JP2501153B2 (ja) | 1991-04-27 | 1991-10-30 | 液晶用薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910006838A KR960016487B1 (ko) | 1991-04-27 | 1991-04-27 | 액정용 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020754A KR920020754A (ko) | 1992-11-21 |
| KR960016487B1 true KR960016487B1 (ko) | 1996-12-12 |
Family
ID=19313787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910006838A KR960016487B1 (ko) | 1991-04-27 | 1991-04-27 | 액정용 박막트랜지스터 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2501153B2 (ko) |
| KR (1) | KR960016487B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003114A (ko) * | 1998-06-25 | 2000-01-15 | 김영환 | 박막 트랜지스터의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01252937A (ja) * | 1988-04-01 | 1989-10-09 | Citizen Watch Co Ltd | アクティブマトリックス素子の製造方法 |
| JP2618034B2 (ja) * | 1989-04-13 | 1997-06-11 | 松下電器産業株式会社 | マトリクス基板及びその製造方法 |
-
1991
- 1991-04-27 KR KR1019910006838A patent/KR960016487B1/ko not_active IP Right Cessation
- 1991-10-30 JP JP28476191A patent/JP2501153B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04329675A (ja) | 1992-11-18 |
| JP2501153B2 (ja) | 1996-05-29 |
| KR920020754A (ko) | 1992-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731216A (en) | Method of making an active matrix display incorporating an improved TFT | |
| KR100313558B1 (ko) | 액정 디스플레이 패널 및 이의 제조 방법 | |
| EP0301571B1 (en) | Thin film transistor array | |
| US6075257A (en) | Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure | |
| KR930005549B1 (ko) | 표시패널 및 그의 제조방법 | |
| JPH0580650B2 (ko) | ||
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR960016487B1 (ko) | 액정용 박막트랜지스터 및 그 제조방법 | |
| KR100241721B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| EP0329274A1 (en) | A method of forming anodised regions on an anodisable metal layer | |
| JP3306923B2 (ja) | 液晶装置の製造方法 | |
| KR940002399B1 (ko) | 액정용 박막트랜지스터의 제조방법 | |
| KR100247277B1 (ko) | 액정 평판 표시장치 및 그의 제조방법 | |
| JPH1090717A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH03212621A (ja) | 液晶表示装置 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| KR100527079B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| JP2716106B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100464632B1 (ko) | 능동매트릭스디스플레이및그제조방법 | |
| KR100265053B1 (ko) | 표시패널 및 그 제조방법 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JP2777394B2 (ja) | 非線形素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101112 Year of fee payment: 15 |
|
| EXPY | Expiration of term |