JPH04329675A - 液晶用薄膜トランジスタの製造方法 - Google Patents

液晶用薄膜トランジスタの製造方法

Info

Publication number
JPH04329675A
JPH04329675A JP3284761A JP28476191A JPH04329675A JP H04329675 A JPH04329675 A JP H04329675A JP 3284761 A JP3284761 A JP 3284761A JP 28476191 A JP28476191 A JP 28476191A JP H04329675 A JPH04329675 A JP H04329675A
Authority
JP
Japan
Prior art keywords
liquid crystal
thin film
film transistor
gate electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3284761A
Other languages
English (en)
Other versions
JP2501153B2 (ja
Inventor
Insik Jang
張 仁植
Nobuyuki Yamamura
山村 信幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH04329675A publication Critical patent/JPH04329675A/ja
Application granted granted Critical
Publication of JP2501153B2 publication Critical patent/JP2501153B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示パネルに係り
、特に液晶用薄膜トランジスタのゲート電極形成方法に
関する。
【0002】
【従来の技術】画像情報時代に情報伝達の人間対機械の
インタフェースの最大担当者であるディスプレイのパー
ソナル化、スペースの節約化の要求に応じて今までのバ
ルキー(bulky)のCRTの代わりに各種平面ディ
スプレイが開発され普及しつつある。
【0003】その中でも液晶ディスプレイ(LCD)技
術の進展は著しく、すでにカラー画質においてはCRT
に匹敵するか、それ以上の実現に至ることになった。特
に、液晶技術と半導体技術を融合したアクティブマトリ
ックス型LCDはCRTと競合してCRTを超えるディ
スプレイとして認識され、これに対する盛んな研究がな
されつつある。アクティブマトリックス駆動方式は、マ
トリックス状に配列された各画素に非線形特性を備えた
アクティブ素子を付加することにより液晶の電気光学効
果にメモリ機能を備えたものである。アクティブ素子と
しては通常薄膜トランジスタが用いられる。このアクテ
ィブ素子はマトリックスの画素選択用アドレス配線と共
に数万から数百万個が大集積のガラス基板上に集積化さ
れ表面マトリックス回路を構成する。
【0004】日本特開平2−85826号公報に記載さ
れた従来の液晶表示パネルの薄膜トランジスタが図1に
示されている。図1において、薄膜トランジスタはガラ
ス基板1上にAl等の金属よりなったゲート電極2がパ
ターン化されており、アルミニウム酸化膜3がゲート電
極2及び基板1を覆っている。アルミニウム酸化膜3上
には窒化膜又は酸化膜のような絶縁膜4が覆われており
、ゲート電極2の上部に存する絶縁膜4上にアモルファ
スシリコン層5がパターン化されており、アモルファス
シリコン層5の左及び右側上部にはオーム接触のための
n+ ドープされたアモルファスシリコン層6a,6b
がそれぞれ形成されており、ゲート電極2から右側に離
れた絶縁膜4上には画素電極として提供される透明電極
層7が形成されている。n+ ドープされたアモルファ
スシリコン層6aを覆う第1金属電極層8aはデータ線
として提供され、n+ ドープされたアモルファスシリ
コン層6bからは透明電極層7の一部まで覆っている第
2金属層8bは薄膜トランジスタと透明電極層7を接続
している。すなわち、第1及び第2金属層8a,8bは
薄膜トランジスタのソース及びドレイン電極として提供
される。
【0005】前述した従来の液晶用薄膜トランジスタは
ガラス基板1上にAl又はAl合金を蒸着し、蒸着され
たAl金属層を写真蝕刻工程によりパタニングすること
によりゲート電極2を形成する。その後、再び2番目の
Al金属層を全表面に蒸着しこの蒸着されたAl金属層
を通常の陽極酸化方法により酸化させることにより無孔
性のアルミニウム酸化膜3を形成する。このように陽極
酸化させて得たアルミニウム酸化膜3は、後続熱工程時
アルミニウム金属層であるゲート電極2の表面で塚(h
illock) が生ずることを防止し、ガラス基板1
から上方向にガラス基板に含まれた不純物が拡散される
ことを防止でき、かつ後続工程によりガラス基板1が損
傷されることを保護できる利点がある。
【0006】しかし、前述した従来の技術はまず、ゲー
ト電極2のパターンを形成するために写真蝕刻工程が必
要なので、写真蝕刻工程によりガラス基板が損傷された
り汚染される問題点が生じた。従って、写真蝕刻工程に
よるガラス基板の汚染を除去するためには細かい洗浄工
程が要求される。
【0007】また、ゲート電極2をアルミニウム酸化膜
で被覆することによりゲート電極2の段差をある程度減
少させうるが、段差問題が完全に解決できずにゲート電
極の段差によるゲート電極と上部電極層との短絡問題が
依然残されている。
【0008】
【発明が解決しようとする課題】本発明の目的は前述し
た従来の技術の問題点を解決するために、平坦化構造の
液晶用薄膜トランジスタを提供することである。
【0009】本発明の他の目的は、工程の簡単化が図れ
る液晶用薄膜トランジスタの製造方法を提供することで
ある。
【0010】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の液晶用薄膜トランジスタは透明基板と
、前記透明基板上の所定領域に形成され、画素アドレス
信号が印加されるゲート電極と、前記ゲート電極及びガ
ラス基板上に形成されたゲート絶縁膜と、前記ゲート絶
縁膜上の前記ゲート電極上部の所定領域に形成されたア
モルファスシリコン層と、前記アモルファスシリコン層
上の左右側に互いに一定間隔を置いて形成されたドープ
されたアモルファスシリコン層と、前記左側にあるドー
プされたアモルファスシリコン層及び前記ゲート絶縁膜
の所定領域上にかけて形成され、画素データ信号が印加
される第1金属電極と、前記右側にあるドープされたア
モルファスシリコン層及び前記ゲート絶縁膜の所定領域
に形成され画素電極として提供される透明電極層に連結
される第2金属電極を備えた液晶用薄膜トランジスタに
おいて、前記ゲート絶縁膜は前記透明基板の全表面及び
ゲート電極上に形成され、前記ゲート電極をなす金属と
同一の金属の陽極酸化により得られ、その表面がほとん
ど平坦な陽極酸化絶縁膜を含むことを特徴とする。
【0011】前述した他の目的を達成するために、本発
明の製造方法は、ゲート絶縁膜で陽極酸化絶縁膜を含む
液晶用薄膜トランジスタの製造方法において、透明基板
の全表面上に所定厚さの金属層を形成する工程と、前記
金属層を表面から所定深さまで一部陽極酸化する工程と
、前記一部陽極酸化された金属層上に陽極酸化阻止膜を
塗布し、この陽極酸化阻止膜をパタニングする工程と、
前記パタニングされた陽極酸化阻止膜を陽極酸化マスク
として用いて陽極酸化されない金属層を選択的に陽極酸
化する工程と、前記選択的な陽極酸化後、前記陽極酸化
阻止膜を除去し通常の知られた方法で後続工程を行って
前記液晶用薄膜とを成形する工程を備えることを特徴と
する。
【0012】
【作用】本発明は、アルミニウム合金層を所定深さまで
一部陽極酸化し、次いで陽極酸化マスクを用いて選択的
に底まで陽極酸化することにより、アルミニウム合金よ
りなったゲート電極とアルミニウム酸化膜よりなった平
坦なゲート電極絶縁膜とを同時に形成できる。
【0013】
【実施例】以下、添付した図面に基づいて本発明をより
詳細に説明する。
【0014】図2を参照すれば、本発明の液晶用薄膜ト
ランジスタはガラス基板1上の所定領域に画素選択用ア
ドレス信号が加えられるアルミニウム又はアルミニウム
合金よりなったゲート電極2と、このゲート電極2と同
一なアルミニウム金属を陽極酸化させて形成され、前記
ゲート電極2を覆うアルミニウム酸化膜3a,3bを備
える。アルミニウム酸化膜3a,3bは、透明基板1の
全表面上に覆われたアルミニウム金属層を表面から所定
深さまで陽極酸化させ、前記ゲート電極2として提供さ
れる領域のアルミニウム金属層のみ除いた残りのアルミ
ニウム金属層を底まで陽極酸化させて形成する。従って
、陽極酸化して得たアルミニウム酸化膜3a,3bは表
面がほとんど平坦に形成される。また、液晶用薄膜トラ
ンジスタはアルミニウム酸化膜3a,3b上にたとえば
、シリコン窒化膜又はシリコン酸化膜よりなった絶縁膜
4と、ゲート電極2上部にある絶縁膜4上に所定領域に
形成されたアモルファスシリコン層5と、前記アモルフ
ァスシリコン層5上の左右に互いに一定間隔を置いて形
成されたドープされたアモルファスシリコン層6a,6
bと、前記アモルファスシリコン層5から右側に一定間
隔離れた前記絶縁膜4上の所定領域に形成された透明電
極間7と、前記左側に形成されたドープされたアモルフ
ァスシリコン層6a及び絶縁膜4上に所定領域に形成さ
れた第1金属電極層8aと、前記右側に形成されたドー
プされたアモルファスシリコン層6bから前記透明電極
層7の左側一部領域上にかけて形成された第2金属層8
bを備える。
【0015】第1金属電極層8aは薄膜トランジスタの
ドレイン電極として画像データ信号が加えられ、第2金
属電極層8bは薄膜トランジスタのソース電極として透
明電極層7と連結されている。透明電極層7は画素電極
として提供される。ドープされたアモルファスシリコン
層6a,6bは、第1及び第2金属電極層8a,8bと
オーム接触を形成する。前記金属電極層8a,8bはA
l,Cr又はTiと、もしくはこれらの積層膜で形成さ
れる。
【0016】前述した通り、本発明の液晶用薄膜トラン
ジスタはアルミニウム酸化膜3a,3bによりゲート電
極2の段差を完全に平坦にカバーすることによりゲート
電極の段差問題を解決することができる。
【0017】かかる本発明の液晶用薄膜トランジスタの
好適な一実施例の製造方法を図3A〜図3Dに基づいて
説明すると次の通りである。
【0018】図3Aを参照すれば、コーニング(Cor
ning) 7059ガラス基板1上に、1500〜6
000Å厚さのアルミニウム合金層2aを形成する。こ
こでアルミニウム合金層2aはアルミニウムを主成分と
し、Si,Pb,W,Ni及びGeのうち何れか一つを
少量含有する。
【0019】図3Bを参照すれば、アルミニウム合金層
2aを表面から所定深さまで陽極酸化させアルミニウム
酸化膜3aを形成する。この陽極酸化工程はクエン酸(
citric acid),アンモニウム酒石酸塩(a
mmonium tartrate) 及び酒石酸(t
artaric acid) 水溶液(0.01〜5重
量%)のような非侵害性電解液中で0.3〜5mA/c
m2 の電流密度を維持しながら印加電圧を調節して5
00〜2000Å厚さで形成する。ここで陽極酸化され
たアルミニウム酸化膜の生成厚さは13〜14A/Vの
電圧依存性を有する。アルミニウム酸化膜3aの厚さは
およそ1000Åであれば好適である。
【0020】図3Cを参照すれば、アルミニウム酸化膜
3a上にフォトレジストよりなった酸化素子膜を塗布し
、フォトレジストをゲート電極マスクとして用いて露光
及び現像してゲート電極を形成しようとする領域のみフ
ォトレジストパターン9を残す。
【0021】図3Dを参照すれば、残されたフォトレジ
ストパターン9を酸化素子マスクとして用いてアルミニ
ウム合金層2aを底まで完全に陽極酸化させる。そうす
ると、フォトレジストパターン9が形成された領域下の
アルミニウム合金層2aのみ残して残りの領域のアルミ
ニウム合金層はすべてがアルミニウム酸化膜3bになる
【0022】従って、陽極酸化されずに残されたアルミ
ニウム合金層がゲート電極2に残されることになる。次
いで、陽極酸化マスクとして用いられたフォトレジスト
9を除いた後、通常のアモルファスシリコンを用いた液
晶用薄膜トランジスタの製造方法を使用して後続工程を
行うことにより図2に示した液晶用薄膜トランジスタの
形成を完了する。
【0023】前述した製造工程においてはアルミニウム
合金層2aを所定深さまで一部陽極酸化し、次いで陽極
酸化マスクを用いて選択的に底まで陽極酸化することに
よりアルミニウム合金よりなったゲート電極とアルミニ
ウム酸化膜よりなったゲート電極絶縁膜とを同時に形成
することができる。これにより、ゲート電極をパタニン
グする必要がなくて蝕刻工程が要らない。また、平坦な
ゲート絶縁膜が得られてゲート電極の段差による上下金
属層間の短絡問題を防止することができる。
【0024】前述した製造工程において、陽極酸化マス
クとして使用されるフォトレジストの代わりにシリコン
窒化膜,シリコン酸化膜,PSG膜又はBPSG膜等の
誘電体膜を使用することもできる。勿論、誘電体膜のパ
ターンを形成するためには1回の写真蝕刻工程が追加さ
れる問題点がある。
【0025】しかし、フォトレジストは周囲環境の色々
の要因とアルミニウム合金層の表面性質に従って影響を
受けるので時間がたつにつれ性能変化を起こすので信頼
できなく、連続的に高い収率が期待できない。また、低
い陽極酸化電圧ではその性能が維持できるが、高い陽極
酸化電圧ではその信頼性が落ちる。従って、陽極酸化マ
スクとして誘電体膜を使用する場合は、高い陽極酸化電
圧が使用でき、陽極酸化中にフォトレジストが持つ問題
点が避けられ、信頼性及び再現性を期待することができ
る。
【0026】
【発明の効果】以上述べたように、本発明においては液
晶用薄膜トランジスタのゲート電極をアルミニウム合金
層の一部陽極酸化及び選択的陽極酸化工程により形成す
ることにより、ゲート電極の段差問題とゲート絶縁膜の
平坦化とを同時に満たすことができるので工程の単純化
及び信頼性向上が図れる。
【図面の簡単な説明】
【図1】  従来の液晶用薄膜トランジスタの構造を示
した断面図である。
【図2】  本発明による液晶用薄膜トランジスタの構
造を示した断面図である。
【図3】  A〜Dは本発明による液晶用薄膜トランジ
スタの製造工程の一実施例を示した一部工程順序図であ
る。
【符号の説明】
1  透明基板、2  ゲート電極、2a  アルミニ
ウム合金層、3a,3b  アルミニウム酸化膜、4 
 絶縁膜、5  アモルファスシリコン層、6a,6b
  ドープされたアモルファスシリコン層、7  透明
電極層、8a,8b  金属電極層

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】  透明基板と、前記透明基板上の所定領
    域に形成され、画素アドレス信号が印加されるゲート電
    極と、前記ゲート電極及びガラス基板上に形成されたゲ
    ート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極上
    部の所定領域に形成されたアモルファスシリコン層と、
    前記アモルファスシリコン層上の左右側に互いに一定間
    隔を置いて形成されたドープされたアモルファスシリコ
    ン層と、前記左側にあるドープされたアモルファスシリ
    コン層及び前記ゲート絶縁膜の所定領域上にかけて形成
    され、画素データ信号が印加される第1金属電極と、前
    記右側にあるドープされたアモルファスシリコン層及び
    前記ゲート絶縁膜の所定領域に形成され画素電極として
    提供される透明電極層に連結される第2金属電極を備え
    た液晶用薄膜トランジスタにおいて、前記ゲート絶縁膜
    は前記透明基板の全表面及びゲート電極上に形成され、
    前記ゲート電極をなす金属と同一の金属の陽極酸化によ
    り得られ、その表面がほとんど平坦な陽極酸化絶縁膜を
    含むことを特徴とする液晶用薄膜トランジスタ。
  2. 【請求項2】  前記陽極酸化絶縁膜は無孔性のアルミ
    ニウム酸化膜であることを特徴とする請求項1記載の液
    晶用薄膜トランジスタ。
  3. 【請求項3】  前記ゲート絶縁膜は前記陽極酸化絶縁
    膜上に形成された絶縁膜をさらに備えることを特徴とす
    る請求項1記載の液晶用薄膜トランジスタ。
  4. 【請求項4】  前記ゲート電極はアルミニウム及びア
    ルミニウム合金中のいずれか一つよりなることを特徴と
    する請求項1記載の液晶用薄膜トランジスタ。
  5. 【請求項5】  前記アルミニウム合金はアルミニウム
    を主成分とし、Si,Pb,W,Ni及びGeのうちい
    ずれか一つを少量含有することを特徴とする請求項4記
    載の液晶用薄膜トランジスタ。
  6. 【請求項6】  ゲート絶縁膜で陽極酸化絶縁膜を含む
    液晶用薄膜トランジスタの製造方法において、透明基板
    の全表面上に所定厚さの金属層を形成する工程と、前記
    金属層を表面から所定深さまで一部陽極酸化する工程と
    、前記一部陽極酸化された金属層上に陽極酸化阻止膜を
    塗布し、この陽極酸化阻止膜をパタニングする工程と、
    前記パタニングされた陽極酸化阻止膜を陽極酸化マスク
    として用いて陽極酸化されない金属層を選択的に陽極酸
    化する工程と、前記選択的な陽極酸化後、前記陽極酸化
    阻止膜を除去し通常の知られた方法で後続工程を行って
    前記液晶用薄膜を成形する工程を備えることを特徴とす
    る液晶用薄膜トランジスタの製造方法。
  7. 【請求項7】  前記金属層はアルミニウムまたはアル
    ミニウム合金であることを特徴とする請求項6記載の液
    晶用薄膜トランジスタの製造方法。
  8. 【請求項8】  前記金属層の所定の厚さは1500〜
    6000Åであることを特徴とする請求項7記載の液晶
    用薄膜トランジスタの製造方法。
  9. 【請求項9】  前記一部陽極酸化の所定深さは500
    〜2000Åであることを特徴とする請求項8記載の液
    晶用薄膜トランジスタの製造方法。
  10. 【請求項10】  前記陽極酸化阻止膜はフォトレジス
    タであることを特徴とする請求項9記載の液晶用薄膜ト
    ランジスタの製造方法。
  11. 【請求項11】  前記陽極酸化工程はクエン酸,アン
    モニウム酒石酸塩及び酒石酸の重量比が0.01〜5重
    量%の水溶液中で0.3〜5mA/cm2 の電流密度
    を維持しながら印加電圧で陽極酸化物の生成厚さを調節
    することを特徴とする請求項10記載の液晶用薄膜トラ
    ンジスタの製造方法。
  12. 【請求項12】  前記陽極酸化阻止膜はシリコン窒化
    膜、シリコン酸化膜、PSG膜及びBPSG膜のうちい
    ずれか一つであることを特徴とする請求項6記載の液晶
    用薄膜トランジスタの製造方法。
JP28476191A 1991-04-27 1991-10-30 液晶用薄膜トランジスタの製造方法 Expired - Lifetime JP2501153B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910006838A KR960016487B1 (ko) 1991-04-27 1991-04-27 액정용 박막트랜지스터 및 그 제조방법
KR1991-006838 1991-04-27

Publications (2)

Publication Number Publication Date
JPH04329675A true JPH04329675A (ja) 1992-11-18
JP2501153B2 JP2501153B2 (ja) 1996-05-29

Family

ID=19313787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28476191A Expired - Lifetime JP2501153B2 (ja) 1991-04-27 1991-10-30 液晶用薄膜トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JP2501153B2 (ja)
KR (1) KR960016487B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003114A (ko) * 1998-06-25 2000-01-15 김영환 박막 트랜지스터의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01252937A (ja) * 1988-04-01 1989-10-09 Citizen Watch Co Ltd アクティブマトリックス素子の製造方法
JPH02272430A (ja) * 1989-04-13 1990-11-07 Matsushita Electric Ind Co Ltd マトリクス基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01252937A (ja) * 1988-04-01 1989-10-09 Citizen Watch Co Ltd アクティブマトリックス素子の製造方法
JPH02272430A (ja) * 1989-04-13 1990-11-07 Matsushita Electric Ind Co Ltd マトリクス基板及びその製造方法

Also Published As

Publication number Publication date
JP2501153B2 (ja) 1996-05-29
KR960016487B1 (ko) 1996-12-12
KR920020754A (ko) 1992-11-21

Similar Documents

Publication Publication Date Title
US5731216A (en) Method of making an active matrix display incorporating an improved TFT
US5825437A (en) Structure of a liquid crystal display device and a method of manufacturing same
US5352907A (en) Thin-film transistor
JPH09127551A (ja) 半導体装置およびアクティブマトリクス基板
JPH06250211A (ja) 液晶表示基板とその製造方法
US6075257A (en) Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
JP2000307118A (ja) 薄膜トランジスタおよびその製造方法
JP3094610B2 (ja) 薄膜トランジスタの製造方法
JPH04329675A (ja) 液晶用薄膜トランジスタの製造方法
JPH01274116A (ja) 液晶ディスプレイパネルの製造方法
JP3265622B2 (ja) 液晶表示装置の製造方法
JPH10170951A (ja) 液晶表示装置の製造方法
KR940002399B1 (ko) 액정용 박막트랜지스터의 제조방법
KR100247277B1 (ko) 액정 평판 표시장치 및 그의 제조방법
JPH0697197A (ja) 薄膜トランジスタおよびその製造方法
JPH08122818A (ja) 金属配線基板および半導体装置およびそれらの製造方法
JPH06326130A (ja) 平坦化方法と平坦化素子
JPH0478826A (ja) 液晶表示装置
JPH07114043A (ja) 液晶表示装置及びその製造方法
JP3306986B2 (ja) 液晶装置の製造方法
JP2716106B2 (ja) アクティブマトリクス基板の製造方法
JP3263894B2 (ja) アクティブマトリクス型表示装置及びその製造方法
KR100527079B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP2001264812A (ja) 液晶表示素子の製造方法
JP2001264806A (ja) アクティブマトリクス型液晶表示素子の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 16