KR960015595A - 데이타 보호용 메모리 장치 - Google Patents

데이타 보호용 메모리 장치 Download PDF

Info

Publication number
KR960015595A
KR960015595A KR1019950039261A KR19950039261A KR960015595A KR 960015595 A KR960015595 A KR 960015595A KR 1019950039261 A KR1019950039261 A KR 1019950039261A KR 19950039261 A KR19950039261 A KR 19950039261A KR 960015595 A KR960015595 A KR 960015595A
Authority
KR
South Korea
Prior art keywords
voltage
signal
line
switching transistor
protection
Prior art date
Application number
KR1019950039261A
Other languages
English (en)
Other versions
KR100214351B1 (ko
Inventor
테쯔야 오쯔끼
히로끼 고이께
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960015595A publication Critical patent/KR960015595A/ko
Application granted granted Critical
Publication of KR100214351B1 publication Critical patent/KR100214351B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

비휘발성 강유전성 메모 장치는 전원과, 행 및 열에 배열된 복수개의 메모리 셀을 갖는 메모리 셀 어래이를 구비하며 플레이트-전압 레벨 발생기, 전원 전압 검출기, 및 보호 제어 회로를 더 구비한다. 플레이트 전압 레벨 발생기는 각 메모리 셀의 강유전성 캐패시터의 하나의 전극에 연결된 풀레이트 라인상에 플레이트 전압을 발생한다. 전원 전압이 임계 전압보다 낮을때, 전원 전압 검출기는 전원 전압을 검출하여 저 전압검출 신호를 발생한다. 저 전압 검출 신호에 응답하여 보호 제어 회로는 워드 라인의 전압 변화로부터 강유전성 캐패시터를 보호하기 위해 그라운딩 전압 레벨에서 워드 라인을 고정한다. 전윈 전압이 임계 전압보다 낮을때, 보호 제어 회로는 폴레이트 전압 레벨로 비트 라인을 고정한다.

Description

데이타 보호용 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 제1실시예의 비휘발성 메모리 장치의 회로 구성을 도시한 블럭 다이어그램,
제3도는 제1실시예에서 전원 전압 검출기 및 WL 선택 제어기의 상세한 회로를 도시한 블럭 다이어그램.

Claims (14)

  1. 데이타 보호용 메모리 장치에 있어서, 전력을 강유전성 메모리 장치에 공급하는 전원과; 복수의 메모리 셀을 구비하는 메모리 셀 어래이와; 제l설정된 전압을 셀 전극 라인상에 발생시키는 전압 발생 수단과; 전원 전압이 선정된 임계 전압 보다 낮을때, 저전압 검출 신호를 발생시키기 위해 전원 전압을 검출하는 검출 수단과; 전압 보호 신호에 응답해서 선택 라인의 전압 변화로부터 강유전성 캐패시터를 보호하기 의해 제2설정된 전압에서 선택라인을 고정시키는 보호 제어 수단을 구비하며, 각각의 상기 메모리 셀은 스위칭 트랜지스터 및 강유전성 캐패시터를 구비하며, 상기 강유전성 캐패시터는 상기 스위칭 트랜지스터를 통해 전극에서 데이터 라인에 연결되고 다른 전극에서 셀 전극에 연결되고, 상기 스위칭 트랜지스터는 제어 전극에서 선택 라인에 더 연결되고, 선택 신호가 상기 선택 라인에 나타날때 상기 스위칭 트랜지스터는 도통되고, 비선택 신호가 상기 선택 라인에 나타날때 상기 스위칭 드랜지스터가 도통되지 않게 되는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  2. 제1항에 있어서, 상기 보호 제어 수단이, 상기 선택 신호 및 상기 비 선택 신호중 하나를 외부로부터 수신된 어드레스 신호에 따른 상기 선택 라인에 출력하는 선택 라인 제어기와; 상기 저전압 검출 신호에 응답해서 상기 어드레스 신호에 무관하게 상기 선택 라인에 상기 비선택 신호를 출력하는 보호수단을 구비하는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  3. 제2항에 있어서, 상기 보호 수단은, 상기 선택 라인에 연결된 제1메인 전극과 상기 비선택 신호의 전압 레벨에 연결된 제2메인 전극을 갖는 제2스위칭 트랜지스터를 구비하며, 상기 저전압 검출 신호는 상기 스위칭 트랜지스터의 온 및 오프 제어용 제3전극에 인가되는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  4. 제2항에 있어서, 상기 보호 수단이, 상기 선택 라인 제어기 및 상기 저전압 검출 신호의 출력상에 논리 AND 기능을 수행하는 제1게이트 회로와; 상기 제1게이트 회로 출력상에 논리 역 기능을 수행하는 제2게이트 회로를 구비하며, 상기 저 전압 검출 신호는 상기 제2게이트 회로 출력을 상기 비 선택 신호의 전압 레벨로 낮추는 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서, 상기 보호 제어 수단이, 외부로부터 수신된 어드레스 신호를 기억하는 어드레스 버퍼와; 상기 선택 신호 및 상기 비선택 신호중 하나를 상기 어드레스 신호에 따른 상기 선택 라인에 출력하기 위해 상기 어드레스 신호를 디코딩하는 디코더와; 상기 저전압 검출 신호에 응답해서 상기 비선택 신호를 상기 어드레스 신호에 무관하게 상기 선택 라인에 출력하기 위해 상기 디코더를 제어하는 제어기를 구비하는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  6. 제5항에 있어서, 상기 디코더는, 상기 디코더의 디코드된 신호 및 상기 제어기로부터 수신된 제어 신호상에서 논리 AND 기능을 수행하는 제1게이트 회로와; 상기 제1게이트 회로 출력상에 논리 역 기능을 수행하는 제2게이트 회로를 구비하여며, 상기 제어 신호는 상기 제2게이트 회로 출력을 사기 비 선택 신호의 전압 레벨로 낮추는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  7. 제1항에 있어서, 상기 제2설정된 전압이 그라운딩 전압 레벨을 갖는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  8. 제2 내지 제6중 어느 한 항에 있어서, 상기 비선택 신호가 그라운딩 전압 레벨을 갖는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  9. 데이타 보호용 메모리 장치에 있어서, 전력을 강유전성 메모리 장치에 공급하는 전원과; 복수의 메모리 셀을 구비하는 메모리 셀 어래이와; 제1설정된 전압을 셀 전극 라인상에 발생시키는 전압 발생 수단과; 전원 전압이 설정된 임계 전압 보다 낮을때, 저전압 검출 신호를 발생시키기 위해 전원 전압을 검출하는 검출 수단과; 전압 보호 신호에 응답해서 선택 라인의 전압 변화로부터 강유전성 캐패시터를 보호하기 위해 제2설정된 전압에서 데이타 라인을 고정시키는 보호 제어 수단을 구비하며, 각각의 상기 메모리 셀은 스위칭 트랜지스터 및 강유전성 캐패시터를 구비하여, 상기 강유전성 캐패시터는 상기 스위칭 트랜지스터를 통해 전극에서 데이타 라인에 연결되고 다른 전극에서 셀 전극에 연결되고, 상기 스위칭 트랜지스터는 제어 전극에서 선택 라인에 연결되고, 선택 신호가 상기 선택 라인에 나타날때 상기 스위칭 트랜지스터는 도통되고, 비선택 신호가 상기 선택 라인에 나타날때 상기 스위칭 트랜지스터가 도통되지 않게 되는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  10. 제9항에 있어서, 상기 보호 제어 수단이, 상기 저전압 검출 신호에 응답하여 상기 데이타 라인의 전압 레벨을 상기 제2설정된 전압으로 등화시키는 전압 등화 수단을 구비하는 것을 특징으로 하는 메모리 장치.
  11. 제10항에 있어서, 상기 제2설정된 전압이 상기 제1설정된 전압과 같은 것을 특징으로 하는 데이타 보호용 메모리 장치.
  12. 데이타 보호용 메모리 장치에 있어서, 전력을 상기 메모리 장치에 공급시키는 전원과; 1번 행 및 2번열에 배열된 복수의 메모리 셀을 구비하는 메모리 셀과; 제1설정된 전압을 상기 플레이트 라인상에 발생시키는 전압 발생 회로와; 상기 전원의 상기 전압이 설정된 임계 전압 보다 낮을때, 저전압 검출 신호를 발생시키기 위해 상기 전원 전압을 검출하는 전압 검출기와; 상기 선택 신호 및 상기 비선택 신호중 하나를 외부로부터 수신된 어드레스 신호에 따른 상기 워드 라인에 출력시키는 워드 라인 제어기와; 상기 저 전압 검출 신호에 응답하여 상기 어드레스 신호에 무관하게 상기 워드 라인에 상기 비선택 신호를 출력시키는 보호 회로를 구비하며, 각각의 상기 열의 상기 메모리 셀이 워드 라인에 공통으로 연결되고, 각각의 상기 행의 메모리 셀이 데이타 라인쌍중 하나의 교대로 연결되고, 각각의 상기 메모리 셀은 스위칭 트랜지스터 및 강유전성 캐패시터를 구비하며, 상기 강유전성 캐패시터는 상기 스위칭 트랜지스터를 통해 전극에서 상기 데이타 라인에 연결되고 다른 전극에서 플레이트 라인에 연결되고, 상기 스위칭 트랜지스터는 제어 전극에서 상기 워드 라인에 연결되고, 선택 신호가 상기 워드 라인에 나타날때 상기 스위칭 트랜지스터는 도통되고, 비선택 신호가 상기 워드 라인에 나타날때 상기 스위칭 트랜지스터는 도통되지 않고, 상기 제1번 감지 증폭기는 상기 데이타 라인쌍에 각기 연결되는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  13. 제12항에 있어서, 상기 비선택 신호가 그라운딩 전압 레벨을 갖는 것을 특징으로 하는 데이타 보호용 메모리 장치.
  14. 데이타 보호용 메모리 장치에 있어서, 전력을 상기 메모리 장치에 공급시키는 전원과; 1번 행 및 2번 열에 배열된 복수개의 메모리 셀을 구비하는 메모리 셀과; 제1설정된 전압을 상기 플레이트 라인상에 발생시키는 전압 발생 회로와; 상기 전원의 상기 전압이 설정된 임계 전압 보다 낮을때, 저전압 검출 신호를 발생시키기 위해 상기 전원 전압을 검출하는 전압 검출기와; 상기 선택 신호 및 상기 비선택 신호중 하나를 외부로부터 수신된 어드레스 신호에 따른 상기 워드 라인에 출력시키는 워드 라인 제어기와; 상기 저전압 검출 신호에 응답하여 상기 제1설정된 전압에 상기 데이타 라인의 전압 레벨을 등화시키는 전압 등화 회로를 구비하며, 각각의 상기 열의 상기 메모리 셀이 워드 라인에 공통으로 연결되고, 각각의 상기 행의 메모리 셀이 데이타 라인쌍중 하나의 교대로 연결되고, 각각의 상기 메모리 셀은 스위칭 트랜지스터 및 강유전성 캐패시터를 구비하며, 상기 강유전성 캐패시터는 상기 스위칭 트랜지스터를 통해 전극에서 상기 데이타 라인에 연결되고 다른 전극에서 플레이트 라인에 연결되고, 상기 스위칭 트랜지스터는 제어 전극에서 상기 워드 라인에 연결되고, 선택 신호가 상기 워드 라인에 나타날때 상기 스위칭 트랜지스터는 도통되고, 비선택 신호가 상기 워드라인에 나타날때 상기 스위칭 트랜지스터는 도통되지 않고, 상기 제1번 감지 증폭기는 상기 데이타 라인쌍에 각기 연결되는 것을 특징으로 하는 데이타 보호용 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039261A 1994-10-27 1995-10-27 데이타보호용메모리장치 KR100214351B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-263751 1994-10-27
JP6263751A JP2576425B2 (ja) 1994-10-27 1994-10-27 強誘電体メモリ装置

Publications (2)

Publication Number Publication Date
KR960015595A true KR960015595A (ko) 1996-05-22
KR100214351B1 KR100214351B1 (ko) 1999-08-02

Family

ID=17393790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039261A KR100214351B1 (ko) 1994-10-27 1995-10-27 데이타보호용메모리장치

Country Status (5)

Country Link
US (1) US5574679A (ko)
EP (1) EP0709851B1 (ko)
JP (1) JP2576425B2 (ko)
KR (1) KR100214351B1 (ko)
DE (1) DE69524844T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527571B1 (ko) * 2002-08-30 2005-11-09 주식회사 하이닉스반도체 불휘발성 메모리 칩의 저전압 감지 수단 및 감지 방법,그리고 그 감지 수단을 이용하는 저전압 감지 시스템

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592410A (en) * 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
JPH09120685A (ja) * 1995-10-24 1997-05-06 Sony Corp 強誘電体記憶装置
KR100206713B1 (ko) * 1996-10-09 1999-07-01 윤종용 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로
KR100306823B1 (ko) * 1997-06-02 2001-11-30 윤종용 강유전체메모리셀들을구비한불휘발성메모리장치
KR100255956B1 (ko) * 1997-07-16 2000-05-01 윤종용 강유전체 메모리 장치 및 그것의 데이터 보호 방법
US5923603A (en) * 1997-08-20 1999-07-13 Micron Technology, Inc. Equilibrate circuit for dynamic plate sensing memories
KR100297874B1 (ko) 1997-09-08 2001-10-24 윤종용 강유전체랜덤액세스메모리장치
US5986919A (en) * 1997-11-14 1999-11-16 Ramtron International Corporation Reference cell configuration for a 1T/1C ferroelectric memory
US5969980A (en) * 1997-11-14 1999-10-19 Ramtron International Corporation Sense amplifier configuration for a 1T/1C ferroelectric memory
KR19990047442A (ko) * 1997-12-04 1999-07-05 윤종용 불 휘발성 반도체 메모리 장치
US6157979A (en) * 1998-03-14 2000-12-05 Advanced Technology Materials, Inc. Programmable controlling device with non-volatile ferroelectric state-machines for restarting processor when power is restored with execution states retained in said non-volatile state-machines on power down
US5898609A (en) * 1998-05-29 1999-04-27 Samsung Electronics Co., Ltd. Ferroelectric memory having circuit for discharging pyroelectric charges
KR100335266B1 (ko) * 1998-06-30 2002-10-19 주식회사 하이닉스반도체 반도체메모리장치
JP2000123578A (ja) * 1998-10-13 2000-04-28 Sharp Corp 半導体メモリ装置
US6201731B1 (en) * 1999-05-28 2001-03-13 Celis Semiconductor Corporation Electronic memory with disturb prevention function
US6178138B1 (en) * 1999-09-21 2001-01-23 Celis Semiconductor Corporation Asynchronously addressable clocked memory device and method of operating same
KR100348576B1 (ko) * 1999-09-30 2002-08-13 동부전자 주식회사 강유전체 메모리
DE10005619A1 (de) * 2000-02-09 2001-08-30 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Speicherzellen mit ferroelektrischem Speichereffekt
JP3829041B2 (ja) * 2000-03-08 2006-10-04 株式会社東芝 強誘電体メモリ
US6566698B2 (en) * 2000-05-26 2003-05-20 Sony Corporation Ferroelectric-type nonvolatile semiconductor memory and operation method thereof
JP2002042496A (ja) * 2000-07-26 2002-02-08 Matsushita Electric Ind Co Ltd 強誘電体メモリ
JP3992449B2 (ja) * 2001-03-29 2007-10-17 富士通株式会社 半導体記憶装置
JP3776857B2 (ja) * 2001-10-16 2006-05-17 株式会社東芝 半導体集積回路装置
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2004118923A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 磁気ランダムアクセスメモリ
KR100665844B1 (ko) * 2005-01-04 2007-01-09 삼성전자주식회사 강유전체 메모리 장치 및 그의 구동방법
JP4646634B2 (ja) 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2007207342A (ja) * 2006-02-01 2007-08-16 Renesas Technology Corp 不揮発性記憶装置
JP4908560B2 (ja) * 2009-08-31 2012-04-04 株式会社東芝 強誘電体メモリ及びメモリシステム
US8437169B2 (en) * 2010-12-20 2013-05-07 Texas Instruments Incorporated Fast response circuits and methods for FRAM power loss protection
CN102831931B (zh) * 2011-06-17 2015-04-08 中国科学院上海微系统与信息技术研究所 具有掉电数据保持功能的触发器
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10636469B2 (en) 2018-05-09 2020-04-28 Micron Technology, Inc. Cell voltage accumulation discharge
US11521979B2 (en) * 2020-12-04 2022-12-06 Micron Technology, Inc. Power gating in a memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4198698A (en) * 1978-12-06 1980-04-15 Fairchild Camera And Instrument Corporation Chip select power-down control circuitry
JPS5827439Y2 (ja) * 1979-04-18 1983-06-14 シャープ株式会社 モリの番地選択回路
JPS62214597A (ja) * 1986-03-17 1987-09-21 Fujitsu Ltd 不揮発性メモリ回路
US4873664A (en) * 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
CA1340340C (en) * 1987-06-02 1999-01-26 Joseph T. Evans, Jr. Non-volatile memory circuit using ferroelectric capacitor storage element
DE4110407A1 (de) * 1990-03-30 1991-10-02 Toshiba Kawasaki Kk Halbleiter-speicheranordnung
JP3169599B2 (ja) * 1990-08-03 2001-05-28 株式会社日立製作所 半導体装置、その駆動方法、その読み出し方法
US5253205A (en) * 1991-09-05 1993-10-12 Nippon Steel Semiconductor Corporation Bit line and cell plate clamp circuit for a DRAM
US5416747A (en) * 1992-07-15 1995-05-16 Kawasaki Steel Corporation Semiconductor memory driven at low voltage
JPH06215599A (ja) * 1993-01-13 1994-08-05 Nec Corp 半導体記憶回路
US5331601A (en) * 1993-02-04 1994-07-19 United Memories, Inc. DRAM variable row select
JP3278981B2 (ja) * 1993-06-23 2002-04-30 株式会社日立製作所 半導体メモリ
US5477176A (en) * 1994-06-02 1995-12-19 Motorola Inc. Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527571B1 (ko) * 2002-08-30 2005-11-09 주식회사 하이닉스반도체 불휘발성 메모리 칩의 저전압 감지 수단 및 감지 방법,그리고 그 감지 수단을 이용하는 저전압 감지 시스템

Also Published As

Publication number Publication date
EP0709851A2 (en) 1996-05-01
US5574679A (en) 1996-11-12
DE69524844T2 (de) 2002-09-19
JP2576425B2 (ja) 1997-01-29
EP0709851A3 (en) 1997-11-12
JPH08124377A (ja) 1996-05-17
KR100214351B1 (ko) 1999-08-02
DE69524844D1 (de) 2002-02-07
EP0709851B1 (en) 2002-01-02

Similar Documents

Publication Publication Date Title
KR960015595A (ko) 데이타 보호용 메모리 장치
KR100206713B1 (ko) 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로
KR920017121A (ko) 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치
EP3355308B1 (en) Memory devices and operation methods thereof
US5907861A (en) Destructive read protection using address blocking technique
US6240007B1 (en) Nonvolatile ferroelectric memory device having global and local bitlines and split workline driver
US20200243153A1 (en) Circuit and method for at speed detection of a word line fault condition in a memory circuit
US6297985B1 (en) Cell block structure of nonvolatile ferroelectric memory
KR940006146A (ko) 반도체 다이내믹 억세스 메모리 디바이스
US7057970B2 (en) Nonvolatile ferroelectric memory and control device using the same
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
US6317380B1 (en) Circuit for driving nonvolatile ferroelectric memory
US5619449A (en) Bit line sensing in a memory array
US6125051A (en) Circuit for driving nonvolatile ferroelectric memory
US6661698B1 (en) Nonvolatile ferroelectric memory control device
US6700812B2 (en) Nonvolatile ferroelectric memory device and method for driving the same
CN105006243A (zh) 检测多端口存储器中的写干扰
JP2818571B2 (ja) 半導体記憶装置
US6791861B2 (en) Ferroelectric memory device and a method for driving the same
KR890015269A (ko) 스태틱형 ram
US6178107B1 (en) Ferroelectric random access memory device capable of reducing operation frequency of reference cell
US11915752B2 (en) Resistive memory with enhanced redundancy writing
KR960025785A (ko) 불휘발성 메모리 장치의 데이타 독출 교란방지 회로
US6473347B2 (en) Semiconductor device having memory with effective precharging scheme
KR100576484B1 (ko) 차동 데이터를 가지는 불휘발성 강유전체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee