KR960011563B1 - 적응형 디지탈 개구 보상 잡음 제거 회로 - Google Patents

적응형 디지탈 개구 보상 잡음 제거 회로 Download PDF

Info

Publication number
KR960011563B1
KR960011563B1 KR1019910015568A KR910015568A KR960011563B1 KR 960011563 B1 KR960011563 B1 KR 960011563B1 KR 1019910015568 A KR1019910015568 A KR 1019910015568A KR 910015568 A KR910015568 A KR 910015568A KR 960011563 B1 KR960011563 B1 KR 960011563B1
Authority
KR
South Korea
Prior art keywords
circuit
output
terminal
control signal
video signal
Prior art date
Application number
KR1019910015568A
Other languages
English (en)
Other versions
KR920007433A (ko
Inventor
무네노리 고바야시
Original Assignee
니뽄 덴끼 가부시끼가이샤
세끼모또 다다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 덴끼 가부시끼가이샤, 세끼모또 다다히로 filed Critical 니뽄 덴끼 가부시끼가이샤
Publication of KR920007433A publication Critical patent/KR920007433A/ko
Application granted granted Critical
Publication of KR960011563B1 publication Critical patent/KR960011563B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Abstract

내용없음.

Description

적응형 디지탈 개구 보상 잡음 제거 회로
제1도는 본 발명의 제1의 실시예의 구성도.
제2도는 제1의 실시예에 가감산 회로의 실시예의 구성도.
제3도는 본 발명의 제2의 실시예의 구성도.
제4도는 본 발명에 관한 종래예의 구성도.
제5도는 본 발명에 제1, 제2, 종래의 동작을 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하이패스 필터 2 : 절대치화 회로
3 : 비교 회로 4 : 제어 회로
5 : 게이트 6 : 제1의 셀렉터
7 : 제2의 셀렉터 8 : 제3의 셀렉터
9 : 승산기 10 : 가감산 회로
11 : 입력 임계값 단자 12 : 리미터 임계값 단자
13 : 코어링(coring)임계값 단자 14 : 영상 입력 단자
15 : 개구 이득 단자 17 : 영상 출력 단자
18 : 부호(sign) 디코드 회로 19 : 부호 변환 회로
20 : 가산기 21 : 바이 패스 필터 출력 부호
22 : 제어 회로 출력 23 : 승산기 출력
24 : 로우 패스 필터 25 : 부호 회로
26 : 가산기
본 발명은 디지탈 비디오 신호 처리를 처리하는 회로, 특히, 비디오 카메라, VTR, 텔레비젼, 전자 스틸(still)카메라에 사용되는 개구 보상 잡음 제거 회로에 관한 것이다.
종래의 적응형 디지탈 개구 보상 잡음 제거 회로에 대해서 도면을 참고로 하여 설명한다.
제4도는 종래의 개구 보상 잡음 제거 회로의 구성된다. 제5도는 종래의 개구 보상 잡음 제거 회로의 동작을 설명하는 도면이다. 종래의 개구 잡음 제거 회로는 하이 패스 필터(1), 절대값 회로(2), 비교 회로(3), 제어 회로(4), 게이트(5), 셀렉터(7), 승산기(9), 부호 회로(25), 가산기(26), 입력 임계값 단자(11), 리미터 임계값 단자(12), 코어링(coring) 임계값 단자(13), 영상 입력 단자(14), 개구 이득 단자(15), 잡음 제거 단자(16), 영상 출력 단자(17)로 구성된다. 영상 입력 단자(14)는 하이 패스 필터(1)와 승산기(26) 및 비교 회로(3)에 접속한다. 하이 패스 필터(1)의 출력은 절대치화 회로(2)에 접속한다. 입력 임계값 단자(11), 리미터 임계값 단자(12), 코어링 임계값 단자(13)의 절대치화 회로(2)의 출력은 비교 회로(3)에 접속되며, 비교 회로(3)의 출력은 제어 회로(4)에 접속되고, 제어 회로(4)의 출력과 절대치화 회로(2)의 출력은 게이트(5)에 접속된다. 개구 이득 단자(15)와 잡음 제거 단자(16)는 셀렉터(7)의 제1, 제2의 입력에 각각 접속되며, 제어 회로(4)의 출력은 셀렉터(7)의 제어 입력과 부호 회로(25)에 접속된다. 게이트(5)의 출력과 셀렉터(7)의 출력은 승산기(9)에 접속하며, 승산기(9)의 출력과 상기 하이 패스 필터(1)의 출력의 부호 비트는 부호 회로(25)에 접속되며, 부호 회로(25)의 출력과 영상 입력 단자(14)는 가산기(26)에 접속하며, 가산기(26)의 출력은 영상 출력 단자(17)에 접속된다. 여기에서 입력 임계값 단자(11), 리미터 임계값 단자(12), 코어링 임계값 단자(13)에 설정되는 값을 각각 Ti, TL, Tc로 한다. 마찬가지로 개구값 이득 단자(15), 잡음 제거 단자(16)에 설정되는 값을 각각 GA, GN으로 한다. 영상 입력 단자(14)에서 입력된 영상 신호(제5도 ①)은 하이 패스 필터(1)에 있어서 고주파 성분이 추출되며(제5도 ②)절대치화 회로(2)에 있어서 절대치화(제5도 ③)된다.
절대치화 회로(2)의 출력은 비교 회로(3)에 있어서 Ti, TL, Tc와 비교되며, 제어 회로(4)에 있어서, 절대치화 회로(2)의 출력≥Tc인 경우는 개구 제어 신호를, 절대치화 회로(2)의 출력＜TL-, 또한, 영상 입력 단자(14)의 영상 신호＜Ti, 인 경우는 잡음 제거 제어 신호를, 상기 이외의 경우는 제어 회로(4)는 관통 제어 신호를 출력한다. 게이트(5)는 관통 제어의 경우에는 제어 회로 출력이 입력되는 절대치화 회로(2)의 신호에도 불구하고 영을 출력하고, 기타의 경우는 절대치화 회로(2)의 신호를 그대로 출력한다. 셀렉터(7)는 제어 회로(4)의 출력이 개구 제어의 경우는 GA를 출력하며 잡음 제거 제어의 경우는 GN을 출력하고, 기타의 경우는 직전의 상태를 유지한다. 승산기(9)는 게이트(5)의 출력과 셀렉터(7)의 출력을 곱한다. 부호 회로(25)에는 하이 패스 필터(1) 출력의 부호 비트와 승산기(9)의 출력과 제어 회로(4)의 출력이 접속되며, 하이 패스 필터(1) 출력의 부호 비트가 플러스이면서 제어 회로(4)의 출력이 개구 제어인 경우와, 상기 부호 비트가 마이너스이면서 잡음 제거 제어인 경우에는 승산기(9)의 출력을 그대로 출력하고, 마찬가지로 상기 부호 비트가 플러스이면서 잡음 제거 제어인 경우와, 상기 부호 비트가 마이너스이면서 개구 제어인 경우에는 승산기(9)의 출력 값을 마이너스(2의 보수형식)의 값으로 변환해서 출력한다. 가산기(26)는 영상 입력 단자(14)의 신호와 부호 회로(25)의 출력을 가산하고 영상 출력 단자(17)에 출력한다(제5도 ④).
상술과 같이 영상의 고주파 성분의 절대값(제5도 ③)이 코어링 임계값(Tc)이상의 경우는 개구 보상, 리미터 임계값(TL)보다 작고 또한 입력 영상 신호가 입력 임계값(Ti)보다 작은 (어두운)경우에는 잡음 제거, 상기 이외의 경우는 고주파 성분을 영으로 해서 입력 영상 신호를 그대로 통과시킨다.
이상과 같이 영상 신호의 상태에 따른 개구 보상, 잡음 제거를 실현한다. 영상 신호의 고주파 성분에 있어서 그 개구 성분과 잡음 성분에는 큰 레벨차(2배 이상)가 있다. 이들을 검출하기 위해서 코어링 임계값(Tc)과 리미터 임계값(TL)에 레벨차를 붙이는 (Tc＞Ti) 종래의 개구 보상 잡음 제거 회로에서는 개구 성분과 잡음성분을 동일한 신호선으로 전달하기 위해서 검출된 잡음성분의 조화를 충분히 취하기 위해서는 많은 비트수를 필요로 한다. 이 경우 고주파 성분과 개구 보상 이득 또는 잡음 제거 이득을 승산하는 승산기의 규모가 크게된다는 문제점이 있다.
본원은 하이 패스 필터, 절대치화 회로, 비교 회로, 제어 회로, 게이트, 제1의 셀렉터, 제2의 셀렉터, 제3의 셀렉터, 승산기, 가감산 회로, 입력 임계값 단자, 영상 입력 단자, 개구 이득 단자, 잡음 제거 임계값 단자, 영상 출력 단자를 가지며, 상기 영상 입력 단자는 상기 하이 패스 필터와 상기 가감산 승산 회로와 상기 비교 회로에 접속하며, 그 하이 패스 필터의 출력은 상기 절대치화 회로에 접속하며, 그 하이 패스 필터의 출력의 부호 비트는 상기 가감산 회로에 접속하며, 상기 절대치화 회로의 출력은 상기 비교 회로와 상기게이트에 접속하며, 상기 입력 임계값 단자와, 리미터 임계값 단자의 코어링 임계값 단자는 상기 비교 회로에 접속하며, 그 제어 회로의 출력은 상기 게이트와 상기 제1, 제2, 제3의 셀렉터의 제어 입력과 상기 가감산 회로에 접속하며, 그 게이트의 출력중 상위 N1비트(그 게이트의 출력 N비트로 할때 N＞N1; N, N1은 자연수)는 상기 제1의 셀렉터의 제1의 입력에 하위 N2비트(N＞N2 : N2는 자연수)는 상기 제1의 셀렉터의 제2의 입력에 접속하며, 상기 개구 이득 단자와 잡음 제거 이득 단자는 상기 제2의 셀렉터에 접속하며, 그 제2의 셀렉터의 출력과 상기 제1의 셀렉터의 출력은 상기 승산기에 접속하며, 그 승산기의 출력중 상위 M1비트(그 승산기의 출력 M비트로 할때 M＞M1 : M1, M1은 자연수)는 상기 제3의 셀렉터의 제1의 입력에 하위 M2비트(M＞M2; M2는 자연수)는 상기 제3의 셀렉터의 제2의 입력에 접속하며 그 제3의 셀렉터의 출력은 상기 가감산 회로에 접속하며 그 가감산 회로의 출력은 상기 영상 출력 단자에 접속한다.
본 발명의 실시예에 대해서 도면 참조로 설명한다. 제1도는 이 발명의 실시예의 구성도, 제2도는 본 발명의 실시예의 가감산 회로 실시예의 구성도이다. 제5도는 본 실시예의 동작을 설명하는 도면이다. 본 실시예는 하이 패스 필터(1), 절대치화 회로(2), 비교 회로(3), 제어 회로(4), 게이트(5), 제1의 셀렉터(6), 제2의 셀렉터(7), 제3의 셀렉터(8), 승산기(9), 가감산 회로(10), 입력 임계값 단자(13), 영상 입력 단자(14), 개구 이득 단자(15), 잡음 제거 단자(16), 영상 출력 단다(17)로 구성된다.
영상 입력 단자(14)는 하이 패스 필터(1)와 가감산 회로(10)와 비교 회로(3)에 접속하며, 하이 패스 필터(1)의 출력은 절대치화 회로(2)에 접속하며, 하이 패스 필터(1)의 출력의 부호 비트는 가감산 회로(10)에 접속한다. 입력 임계값 단자(11)와 리미터 임계값 단자(12)와 코어링 임계값 단자(13)와 절대치화 회로(2)의 출력은 비교 회로(3)에 접속하며 비교 회로(3)의 출력은 제어 회로(4)에 접속한다. 절대치화 회로(2)의 출력과 제어 회로(4)의 출력은 게이트(5)에 접속하며, 제어 회로(4)의 출력은 제1, 제2, 제3의 셀렉터(6), (7), (8)의 제어 입력과 가감산 회로(10)에 접속한다. 게이트(5)의 출력중 상위 N1비트(게이트 5의 출력을 N비트로 하면 N＞N1; N, N1은 자연수)는 제1의 셀렉터(16)의 제2의 입력에 접속한다. 개구 이득단자(15), 잡음 제거 단자(16)는 제2의 셀렉터(7)에 접속하며, 제1의 셀렉터(6)와 제2의 셀렉터(7)의 출력은 승산기(9)에 접속하며 승산기(9)의 출력의 상위 M1비트(승산기(9)의 출력 M비트로 하는 M＞M1; M, M1은 자연수)는 제3의 셀렉터(8)의 제1의 입력에 접속하며 하위 M2비트(M＞M2, M2는 자연수)는 제3의 셀렉터의 제2의 입력에 접속한다. 제3의 셀렉터(8)의 출력은 가감산 회로(10) 에 접속하며 가감산 회로(10)의 출력은 영상 출력 단자(17)에 접속한다.
본 실시예의 가감산 회로는 부호 디코드 회로(18), 부호 변환 회로(19), 가산기(20)로 구성된다. 하이 패스 필터(1)의 출력의 부호 비트와 제어 회로(4)의 출력은 부호 디코드 회로(18)에 접속하며 부호 디코드 회로(18)의 출력과 승산기(9)의 출력은 부호 변환 회로(19)에 접속한다. 또, 부호 디코드 회로의 출력은 승산기(9)의 캐리(carry) 입력에 접속한다. 영상 입력 단자(14)와 부호 변환 회로(19)는 가산기(9)에 접속하며 가산기(20)의 출력은 영상 출력 단자(17)에 접속한다.
본 실시예에 있어서 입력 임계값 단자(11), 리미터 임계값 단자(12), 코어링 임계값 단자(13)에 설정되는 값을 각각 Ti, TL, Tc로 하고, 개구 이득 단자(15), 잡음 제거 단자(16)에 설정되는 값을 각각 GA, GN으로 한다. 영상 입력 단자(14)에서 입력된 영상 신호(제5도 ①)는 하이 패스 필터(1)에서 고주파 성분이 추출되며(제5도 ②), 절대치화 회로(2)에서 절대치화 된다(제5도 ③). 절대치화 회로(2)의 출력은 비교 회로(3)에서 Ti, TL, Tc와 비교된다. 제어 회로(4)에서 절대치화 회로(2)의 출력≥Tc의 경우는 개구 제어를, 절대치화 회로(2)의 출력＜Ti또한 영상 입력 단자(14)의 영상신호＞Ti의 경우는 잡음 제거 제어를, 상기 이외의 경우는 제어 회로(4)는 관통 제어를 출력한다. 게이트(5)는 제어 회로(4)의 출력이 관통제어의 경우에는 입력되는 신호에 불구하고 영을 출력하며, 그 이외의 경우에 절대치화 회로(2)의 출력(제5도 ③)을 그대로 출력한다. 제1의 셀렉터(6)의 제어 회로(4)의 출력이 개구 제어의 경우 게이트(5)의 출력의 상위 N1비트 측을 선택하고, 잡음 제거 제어의 경우는 하위 N2비트측을 유지한다. 제2의 셀렉터(7)는 제어 회로(4)의 출력이 개구 제어의 GA 측을, 잡음 제거 제어의 경우 GN 측을 선택하여 출력하며 관통 제어의 경우는 직전의 상태를 유지한다. 승산기(9)는 제1의 셀렉터(6)와 제2의 셀렉터(7)의 출력을 곱한다. 제3의 셀렉터(8)로 제어 회로(4)의 출력을 곱한다. 제3의 셀렉터(8)는 제어 회로(4)의 출력이 개구 제어의 경우는 승산기(9)의 출력의 상위 M1 비트측을 선택하며 잡음 제거 제어의 경우는 승산기(9)의 출력의 하위 M2 비트측을 선택하며 관통 제어의 경우는 직전의 상태를 유지한다. 가감산 회로(10)와 부호 디코드 회로(18)는 하이 패스 필터(1)의 출력의 부호 비트와 제어 회로(4)의 출력이 접속되며 부호 비트가 플러스이면서 제어 회로(4)의 출력이 개구 제어인 경우와, 각각이 마이너스이면서 잡음 제거 제어인 경우, 부호 디코드 회로(18)는 0을 출력하며, 하이 패스 필터(1)의 출력의 부호 비트와 제어 회로(4)의 출력이 각각 플러스이면서 잡음 제거 제어인 경우와, 마이너스이면서 개구 제어인 경우에 1을 출력하며 기타의 경우는 직전의 상태를 유지한다. 가감산 회로(10)의 부호 변환 회로(19)는 디코드 회로(18)의 출력이 1의 경우는 승산기(9)의 출력을 모두 비트 반전해서 출력하고 0의 경우는 그대로 출력한다. 가감산 회로(10)의 가산기(20)는 부호 회로(19)의 출력과 영상 입력 단자(14)의 영상 신호와 부호 디코드 회로(18)의 출력을 가산하고 영상 출력 단자(17)에 출력한다(제5도 ④).
상술과 같이 영상 신호의 고주파 성분의 절대치(제5도 ③)와 코어링 임계값(Tc), 리미터 임계값(TL)의 비교와 영상 입력 신호와 입력 임계값(Ti)의 비교에 의해서 원래의 신호에 고주파 성분을 가산하는가 감산하는가를 판단하기 위해서 적응적인 개구 보상, 잡음 제거를 실현할 수 있다. 또, 제1, 제3의 셀렉터에 있어서 개구 제어, 잡음 제거 제어에 따라서 각각 상위 N1, M1, 하위 N2, M2 비트(N＞N1, N2; M＞M1, M2)를 선택하기 위해 승산기의 필요 비트수를 적게하고 승산기의 규모를 작게할 수 있다.
이 발명의 제2의 실시예를 도면을 참고로 설명한다.
제3도는 이 발명의 제2의 실시예의 구성도이다. 제4도는 이 실시예의 동작을 설명하는 도면이다.
이 실시예는 하이 패스 필터(1), 절대치화 회로(2), 비교 회로(3), 제어 회로(4), 게이트(5), 제1의 셀렉터(6), 제2의 셀렉터(7), 제3의 셀렉터(8), 승산기(9), 가감산 회로(10), 입력 임계값 단자(11), 리미터 임계값 단자(12), 코어링 임계값 단자(13), 영상 입력 단자(14), 개구 이득 단자(15), 잡음 제거 단자(16), 영상 출력 단자(17), 로우 패스 필터(24)로 구성된다.
상기 로우 패스 필터(24)와 영상 출력 단자(17)이외는 제1의 실시예와 동일하게 접속되며, 가감산 회로(10)의 출력은 로우 패스 필터(24)에 접속되며 로우 패스 필터(24)의 출력은 영상 출력 단자(17)에 접속된다.
본 실시예는 상기 로우 패스 필터(24)와 영상 출력 단자(17)이외는 제1의 실시예와 동일하게 동작하고, 로우 패스 필터(24)는 가산 회로(10) 출력의 고주파 성분을 감쇄시켜서 영상 출력 단자(17)에 출력한다. 이 실시예에서는 최종단의 로우 패스 필터에 있어서 고주파 성분을 감쇄시키기 때문에 CCD 카메라에 있어서의 휘도 신호의 색변조 성분을 제거할 수 있다.
이상 설명한대로 본 발명은 고주파 성분의 승산의 전후에 셀렉터를 설치하고 개구 보상 잡음 제거에 따라서 필요한 비트를 선택하 승산하기 위해, 개구 보상, 잡음 제거 양쪽에 필요한 비트의 승산을 행하는 종래의 개구 보상 잡음 제거 회로보다 소규모의 승산기를 사용할 수 있다는 효과를 갖는다. 이것으로 본 실시예를 반도체 집적 회로에 실현했을 경우 칩면적을 축소화할 수 있으므로 종래의 개구 보상 잡음 제거 회로에 비해서 수율의 향상과 소비전력의 삭감을 실현할 수 있다.

Claims (3)

  1. 입력 영상 신호의 고주파 성분의 절대치 및 코어링과 리미터 임계값중 하나간에, 그리고 상기 입력 영상 신호 및 임계값 간에 비교하는 수단과, 상기 비교 수단의 비교 결과에 따라 상기 절대치의 소정수의 상위 또는 하위 비트를 선택하는 제1수단과, 선택된 상위 또는 하위 비트 및 상기 비교 결과에 따른 개구 보상 이득 및 잡음 제거 이득으로부터 선택된 것을 승산하는 승산기와, 상기 비교 결과에 따라 상기 승산기의 승산된 값의 소정수의 상위 또는 하위 비트를 선택하는 제2수단과, 상기 입력 영상 신호에 상기 승산된 값의 선택된 상위 또는 하위 비트의 가산, 및 상기 비교 수단의 비교 결과와 상기 고주파수 성분의 부호에 따라 상기 입력 영상 신호로부터 상기 승산된 값의 선택된 상위 또는 하위 비트의 감산으로부터 선택된 계산을 수행하고, 상기 계산에 의해 발생되는 출력 영상 신호를 발생시키는 수단을 구비하는 것을 특징으로 하는 적응형 디지탈 개구 보상 잡음 제거 회로.
  2. 제1항에 있어서, 상기 비교 수단이 상기 입력 영상 신호의 고주파 성분을 제공하는 하이-패스 필터와, 상기 고주파 성분의 절대치를 제공하는 절대치화 회로와, 상기 절대치, 및 상기 코어링, 리미터 및 입력 임계값을 수신하므로서 비교 결과를 제공하는 비교 회로와, 개구 보상, 잡음 제거 및 관통 제어 신호를 제공하는 제어 회로를 구비하며, 상기 제1 및 제2선택 수단은 상기 개구 보상 제어 신호의 발실시예는 상위 비트, 및 상시 잡음 제거 제어 신호의 발생시에는 하위 비트를 선택하고, 상기 관통 제어 신호의 발생시에는 종래 상태를 유지하며, 상기 계산 수단은 상기 부호가 플러스이면서 개구 보상 제어 신호가 발생되고, 상기 부호가 마이너스이면서 잡음 제거 보상 제어 신호가 발생되는 경우에는 가산을 행하며, 상기 부호가 플러스이면서 잡음 제거 제어 신호가 발생되고, 상기 부호가 마이너스이면서 개구 보상 제어 신호가 발생되는 경우에는 감산을 수행하는 것을 특징으로 하는 적응형 디지탈 개구 보상 잡음 제거 회로.
  3. 제1항에 있어서, 상기 출력 영상 신호의 고주파수 성분을 제거하는 로우-패스 필터를 더 구비하는 것을 특징으로 하는 적응형 디지탈 개구 보상 잡음 제거 회로.
KR1019910015568A 1990-09-07 1991-09-06 적응형 디지탈 개구 보상 잡음 제거 회로 KR960011563B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2237421A JP2725451B2 (ja) 1990-09-07 1990-09-07 適応型ディジタル輪郭補償ノイズキャンセル回路
JP90-237421 1990-09-07

Publications (2)

Publication Number Publication Date
KR920007433A KR920007433A (ko) 1992-04-28
KR960011563B1 true KR960011563B1 (ko) 1996-08-23

Family

ID=17015110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015568A KR960011563B1 (ko) 1990-09-07 1991-09-06 적응형 디지탈 개구 보상 잡음 제거 회로

Country Status (3)

Country Link
US (1) US5214510A (ko)
JP (1) JP2725451B2 (ko)
KR (1) KR960011563B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960004130B1 (ko) * 1992-02-29 1996-03-26 삼성전자주식회사 영상신호의 노이즈 제거회로
DE4417628C1 (de) * 1994-05-19 1995-09-28 Siemens Ag Verfahren zur adaptiven Rauschverminderung für digitale Bildsequenzen
DE69838779D1 (de) 1997-08-26 2008-01-10 Matsushita Electric Ind Co Ltd Korrekturvorrichtung für senkrechte konturen
CN113193848B (zh) * 2021-04-30 2022-09-30 广东电网有限责任公司电力科学研究院 改进新型基础控制器的高频噪声功率增益的在线测量方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127879A (ja) * 1983-12-15 1985-07-08 Matsushita Electric Ind Co Ltd アパ−チヤ補正回路
JPS60127788A (ja) * 1983-12-15 1985-07-08 松下電器産業株式会社 厚膜回路描画装置
GB2203013B (en) * 1987-03-31 1991-03-06 Sony Corp Aperture correction circuits
JPS63292777A (ja) * 1987-05-25 1988-11-30 Mitsubishi Electric Corp 輪郭補正装置
US4991021A (en) * 1988-06-22 1991-02-05 Nec Corporation Digital video signal compensation circuit
JPH02122771A (ja) * 1988-10-31 1990-05-10 Nec Corp アパーチャ補正・雑音除去回路

Also Published As

Publication number Publication date
JP2725451B2 (ja) 1998-03-11
JPH04117873A (ja) 1992-04-17
KR920007433A (ko) 1992-04-28
US5214510A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
CA1219344A (en) Digital signal coring apparatus with controllable coring threshold level
US4270179A (en) Complex ternary correlator and method for adaptive gradient computation
US4646138A (en) Video signal recursive filter with luma/chroma separation
JP3863294B2 (ja) ノイズ低減信号処理回路および映像表示装置
JPH0284886A (ja) 映像信号補償回路
KR960011563B1 (ko) 적응형 디지탈 개구 보상 잡음 제거 회로
US4511922A (en) Digital television system with truncation error correction
EP0940977B1 (en) Apparatus for correcting vertical contours
JP4446139B2 (ja) 画像信号の自動利得制御装置及び撮像装置
KR880000529B1 (ko) 영상신호 처리회로
JP2861042B2 (ja) アパーチャ補正／雑音除去回路
JPH0662284A (ja) 雑音除去装置
JPS61152171A (ja) デイジタル化ゴ−スト除去装置
JP3502665B2 (ja) Ａｍ受信機
JP2755840B2 (ja) クロマ信号処理回路
JP3147864B2 (ja) 適応ステップサイズ制御適応フィルタ、及び適応ステップサイズ制御方法
KR0150959B1 (ko) 적응형 화상윤곽 보정회로
KR910002603B1 (ko) 디지탈 비선형 엠퍼시스/디엠퍼시스장치
JPS62626B2 (ko)
JPH0369276A (ja) ノイズ低減回路
JPS6163169A (ja) 映像信号処理装置
JPS5827490A (ja) テレビジヨン信号用自動波形等化器
JP2507414B2 (ja) ハウリング検出装置
JPH03274865A (ja) 映像信号処理回路
JPH0350961A (ja) ノイズ低減装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090807

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee