KR960010570Y1 - 세라믹 반도체 패키지 - Google Patents

세라믹 반도체 패키지 Download PDF

Info

Publication number
KR960010570Y1
KR960010570Y1 KR2019910003506U KR910003506U KR960010570Y1 KR 960010570 Y1 KR960010570 Y1 KR 960010570Y1 KR 2019910003506 U KR2019910003506 U KR 2019910003506U KR 910003506 U KR910003506 U KR 910003506U KR 960010570 Y1 KR960010570 Y1 KR 960010570Y1
Authority
KR
South Korea
Prior art keywords
package
semiconductor
groove
semiconductor package
ceramic
Prior art date
Application number
KR2019910003506U
Other languages
English (en)
Other versions
KR920018680U (ko
Inventor
김일기
차주명
황순하
Original Assignee
삼성코닝 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝 주식회사, 한형수 filed Critical 삼성코닝 주식회사
Priority to KR2019910003506U priority Critical patent/KR960010570Y1/ko
Publication of KR920018680U publication Critical patent/KR920018680U/ko
Application granted granted Critical
Publication of KR960010570Y1 publication Critical patent/KR960010570Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

세라믹 반도체 패키지
제1도는 본 고안의 반도체 패키지를 사용한 반도체소자의 사시도.
제2도는 본 고안의 일 반도체 패키지의 평면도.
제3도는 본 고안의 다른 일 반도체 패키지의 평면도.
제4도는 제6도는 종래의 반도체 패키지의 평면도.
제5도는 종래의 반도체소자에서 프린트의 풀백 불량을 설명하기 위하여 캡 패키지의 일부를 절개한 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 캡패키지 3 : 베이스 패키지
5 : 홈 6 : 만곡부
6′:평면부
본 고안은 반도체 소자에 관한 것으로서 상세하게는 패키지를 개선한 세라믹 반도체 패키지에 관한 것이다.
반도체소자에서 반도체 칩은 패키지에 보호되게 내장되어 있으면서 패키지에의 외부 리드프레임과의 접속에는 고밀도 실장에 적합하도록 직경이 작은 Au와이어 많이 사용되고 있다.
상기한 반도체 소자에 와이어의 접속은 양 끝에 방전 또는 수소염화에 의해서 스스로의 용융에 의해 벌을 형성하고, 그 볼을 반도체 소자에 직접 또는 도금막을 통해서 열압착 또는 초음파 접합에 의해 행해지고 있다.
그러나 근래에는 Au와이어가 고가이기 때문에 원가부담을 줄이기 위하여Au와이어 대신에 Al와이어를 사용하는 것이, 점토되어 있으며, 접합하는 방법은 종래의 Au와이어와 동일하게 행한다.
세라믹재를 이용하는 반도체 패키지의 제조 방법은 세라믹 파우더를 성형 몰드(Mold)를 사용하여 세라믹 파우더를 건식 프레스 법으로 성형한 후 고온에서 소결하여 소정의 세라믹 패키지를 얻는다.
제4도 및 제6도는 종래의 반도체 패키지(A)의 평면도이고, 제5도는 반도체소자(B)에서 그라스 프린트(C)풀백의 불량을 설명하기 위하여 캡 패키지(A)의 일부를 절개한 평면도이다.
반도체 소자의 베이스 패키지에 반도체 칩을 부착시킬 때 칩의 부착방향을 가이드하고, 완제품에서는 반도체 소자(B)의 방향을 식별하여 외부 리드의 접속을 위하여 반도체 패키지(A)일측에는 반원상의 홈(Notch)(D)이 형성되어 있다.
반도체 소자(B)는 반도체 칩이 부착되는 베이스 패키지(E)와 베이스 패키지를 덮는 캡 패키지(A)로 구성되는데, 베이스 패키지(E)에 반도체 칩을 부착시키고, 그 위에 그라스 프린팅(Glass Printing)(C)을 한 후 캡 패키지(A)를 열라인시켜 시일링(Sealing)한다.
상기한 그라스 프린팅(C)은 스크린 메시(Screen Mesh)를 사용하는데, 스크린 메시(Screen Mesh)의 와이어(wire)의 두께 만큼, 반원상의 홈(D)가장자리의 양측 모서리(F)에 프린팅이 안되는 소위 풀백(Pull Back)불량이 발생되고 있다.
또한 반도체 패키지(A)에서 반원상의 홈(D) 가장자리의 양쪽모서리(F)는 각이 비교적 날카롭게 형성되어 있어서, 패키지(A)(E)또는 완제품의 반도체 소자(B)를 취급하는데 세심한 주의가 요구됨에도 불구하고 패키지 홈(D) 가장자리의 양쪽 모서리(F)가 파손되는 문제점이 있다.
상기한 바와 같이 패키지 홈(D)가장자리의 양쪽 모서리(F)가 파손되는 이유중의 하나로서 홈(D)대향측의 선단(G)과 접촉에 의해서 발생하여 이를 해소하기 위해 제5도에서 나타낸 바와 같이 홈(D)의 대향측을 중앙은 오목하게 양쪽의 주변부는 볼록하게 곡면(H)을 이루도록 그 구조를 개선하여 홈 주변부(F)와 접촉되지 않게 하였지만 소정의 효과를 얻지는 못하였다.
본 고안은 상기한 제반 문제점을 해소하기 위해 안출한 것으로서, 베이스 반도체 패키지에 그라스 프린팅을 할 때에 풀백 불량이 발생되는 것을 방지함과 동시에 접촉 내지는 충격 등으로부터 패키지의 홈 부위의 가장자리의 양쪽 모서리가 파손되지 않는 세라믹 반도체 패키지를 제공함에 목적이 있다.
상기 목적에 따라 세라믹 반도체 패키지의 홈 부위의 가장자리에 완만한 만곡부를 형성하는 것을 제안한다.
또 다른 하나는 세라믹 반도체 패키지의 홈 부위의 양쪽 가장자리에 평면부를 형성하는 것을 제안한다.
이하 본 고안의 이해를 돕게 위해 첨부한 도면에 따라 상세히 설명하면 다음과 같다.
반도체 패키지에서 호미 부위에 깨짐 불량이 다발되는 것은 반도체 패키지 홈 부위의 양쪽 가장자리가 각이 진 모서리로 형성되어 있고, 이 모서리는 경도가 높은 세라믹으로 되어 있기 때문에 외부로부터 가해지는 힘에 의해 쉽게 파손되는 결점이 있다.
제1도는 반도체 소자(1)의 사시도이고, 제2도 및 제3도는 반도체 패키지(2)의 평면도이다.
반도체 소자(1)는 제1도에서와 같이 베이스 패키지(3)위에는 반도체 칩(도면에 도시하지 않음)이 부착되며, 사익 패키지(3)상부에 그라스 프린팅(4)을 한 다음 캡패키지(2)를 얼라인시켜 부착한다.
제2도 및 제3도에서 보는 바와 같이 본 고안의 베이스 및 캡 패키지(2),(3)는 반원상 홈(5)이 가장자리에 내측으로 패어진 만곡부(6)또는 평면부(6′)를 형성시킨다.
도면의 미설명 부호(7)은 반도체 리이드,(8)은 UV렌즈이다.
상기 만곡부(6)또는 평면부(6′)에서 그 깊이(L1)는 0.01∼0.4mm,길이(L2)는 0.1∼4.0mm,만곡부(6) 또는 평면부(6′)와 홈(5)의 연결부의 원호(R1)는 0.4mm미만으로 한다.
상기한 구조의 반도체 패키지(2),(3)에서 홈(5)가장자리에서 외측으로 둥글게 만곡부(6) 또는 평면부(6′)를 형성시킨다. 따라서 모서리부가 제거되어 기계적 강도가 행상되었기 때문에 패키지 홈(5)의 가장자리가 외부에서 가해지는 접촉 내지는 충격을 직접적으로 받더라도 파손되는 일이 생기지 않게 된다.
그리고 시일링을 위하여 스크린 메시(Screen Mesh)를 사용하여 그라스 프린팅(4)을 할 때에는 스크린 메시의 와이어(Wire)의 두께만큼, 반원상의 홈(5) 가장자리의 모서리 부분에 프린팅이 안되어 풀백(Pull Back)불량이 발생하던 것을 본 고안에서는 홈(5)의 가장자리에 만곡부(6) 또는 평면부(6′)를 형성시킴에 의하여 근원적으로 해결된다.
또는 반도체 패키지를 세라믹 파우더로 성형할 때 성형 압력분포가 불균일 하게 디면 압력분포에 따라 그 밀도가 다르게 되고, 따라서 모서리나 주변부는 국부적으로 압력강도가 낮게 되어 중심부에 비하여 세라믹의 밀도가 떨어지는 점이 있었지만, 본 고안에서는 홈(5)의 가장자리를 만곡부(6) 또는 평면부(6′)로 만듬으로써 그와 같은 문제점도 해결하게 된다.
이상에서 설명한 바와 같이 본 고안의 세라믹재 반도체 패키지(2),(3)는 제조 공정에서 불량율이 현저하게 감소되고, 반도체 칩(Chip)을 부착한 뒤의 그라스 프린팅 작업에서도 풀백 불량이 근원적으로 방지되며, 완성품 반도체 소자(1)의 운반과 취급 등에서 파손 불량율이 현저하게 감소되는 효과를 얻는다.

Claims (3)

  1. 베이스 패키지(3)와 캡 패키지(2)에 의해 반도체 칩이 내장된 반도체 소자에 있어서, 반도체 소자의 방향을 표시하기 위하여 전기한 베이스 패키지(3)와 캡패키지(2)의 일측에 형성되는 반원상 홈(Notch)(5)의 양측 주변으로 만곡부(6)를 연장성형시키고 있음을 특징으로 하는 세라믹 반도체 패키지.
  2. 제1항에 있어서, 상기 반원상 홈(5)의 양측 주변으로 평면부(6′)를 연장성형시키고 있음을 특징으로 하는 세라믹 반도체 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 만곡부(6) 및 평면부(6′)의 깊이(L1)가 0.01∼0.4mm,길이(L2)가 0.1∼4.0mm이고, 만곡부(6)와, 홈(5), 평면부(6′)와 홈(5)의 연결부의 원호(R1)가 0.4mm미만임을 특징으로 하는 세라믹 반도체 패키지.
KR2019910003506U 1991-03-16 1991-03-16 세라믹 반도체 패키지 KR960010570Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910003506U KR960010570Y1 (ko) 1991-03-16 1991-03-16 세라믹 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910003506U KR960010570Y1 (ko) 1991-03-16 1991-03-16 세라믹 반도체 패키지

Publications (2)

Publication Number Publication Date
KR920018680U KR920018680U (ko) 1992-10-19
KR960010570Y1 true KR960010570Y1 (ko) 1996-12-20

Family

ID=19311779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910003506U KR960010570Y1 (ko) 1991-03-16 1991-03-16 세라믹 반도체 패키지

Country Status (1)

Country Link
KR (1) KR960010570Y1 (ko)

Also Published As

Publication number Publication date
KR920018680U (ko) 1992-10-19

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US6509636B1 (en) Semiconductor package
JP2001244292A5 (ja) 半導体装置の製造方法
JPH03177060A (ja) 半導体装置用リードフレーム
KR960010570Y1 (ko) 세라믹 반도체 패키지
JPH0233961A (ja) リードフレーム
JP2555497B2 (ja) 中空型樹脂封止半導体圧力センサ
KR100576153B1 (ko) 전하촬상소자 패키지
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JP2828075B2 (ja) 半導体装置
JP4215300B2 (ja) 半導体装置の製造方法
JP2004193294A (ja) 半導体用中空樹脂パッケージ
JPH0529527A (ja) 半導体装置
JPH0590315A (ja) 樹脂封止金型
KR200160933Y1 (ko) 반도체패키지용 리드프레임
KR20010111603A (ko) 반도체패키지용 금형
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置
JPH06283629A (ja) 半導体装置及びその製造方法及びその製造用金型
KR100726039B1 (ko) 복층 리드프레임 및 이를 위한 제조방법
JPH05145001A (ja) リードフレームとそれを用いた半導体装置の製造方法
KR20010027844A (ko) 리드 프레임
JPS61191055A (ja) 樹脂封止型半導体装置
JPS6223142A (ja) リ−ドフレ−ム
KR980012363A (ko) 성형성을 향상시키기 위한 에어벤트 홀이 형성된 리드 프레임
JP2005191498A (ja) プリモールド型半導体装置用リードフレーム及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee