KR960006033A - 반도체소자의 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체소자가 고집적화 됨에 따라 좁은 면적에서 더욱 많은 전전용량을 요구하게되어 많은 문제점을 발생시켰다. 따라서, 본 발명은 반도체기판 상부에 선택적 성장의 특성과 단체피복성이 좋은 도전층을 이용하여 저장전극을 형서함으로써 저장전극의 표면적을 증가시키고 그 상부에 유전체막과 플레이트전극을 형성함으로써 캐패시터의 정전용량을 증가시켜 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1a도 내지 제1d도는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.

제2a도 내지 제2e도는 본 발명의 제2실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.

Claims (12)

1. 반도체소자의 캐패시터 제조방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 절연막을 증착한 다음, 콘택마스크를 이용하여 상기 절연막과 하부절연층을 순차적으로 식각함으로써 상기 반도체기판을 노출시키는 콘택홀을 형성하고 상기 콘택홀을 통하여 상기 반도체기판에 접속되도록 도전층을 증착한 다음, 저장전극마스크를 형성하는 공정과, 상기 저장전극마스크를 이용하여 상기 도전층과 절연막을 식각함으로써 도전층패턴과 절연막패턴을 형성하는 공정과, 상기 도전층의 측벽에 선택적 성장 도전층을 형성하는 공정과, 상기 저장전극마스크를 습식방법으로 제거하는 공정과, 상기 절연막패턴을 습식방법으로 제거하여 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
2. 제1항에 있어서, 상기 절연막은 선택적 성장 도전층 형성시 완전히 도포되지 않도록 두껍게 형성하는 것을 특징으로 하는반도체소자의 캐패시터 제조방법.
3. 제1항에 있어서, 상기 저장전극마스크는 상기 선택적 성장 도전층 형성공정시 성장정벽으로 하여 형상하는 것을 특징으로 하는반도체소자의 캐패시터 제조방법.
4. 제1항에 있어서, 상기 저장전극마스크 제거공정은 산소플라즈마나 아세톤용액으로 실시하는 것을 특징으로 하는반도체소자의 캐패시터 제조방법.
5. 제1항에 있어서, 상기 절연막 제거공정은 HF나 BOE용액으로 실시하는 것을 특징으로 하는반도체소자의 캐패시터 제조방법.
6. 반도체소자의 캐패시터 제조방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 제1절연막을 증착한 다음, 콘택마스크를 이용하여 상기 제1절연막과 하부절연층을 순차적으로 식각함으로써 상기 반도체기판을 노출시키는 콘택홀을 형성하고 상기 콘택홀을 통하여 상기 반도체기판에 접속되도록 제1도전층을 증착하는 공정과, 상기 제1도전층 상부에 제2절연막을 일정두께 증착하고 그 상부에 제1저장전극마스크를 형성하는 공정과, 상기 제1저장전극마스크를 이용하여 상기 제2절연막과 일정두께의 제1도전층을 식각함으로써 제2절연막패턴(4′)을 형성하는 공정과, 상기 제2절연막패턴(4′)을 선택적으로 성장시켜 선택적 성장산화막을 형성하는 공정과, 전체구조상부에 제2도전층을 일정두께 증착하고 그 상부에 제2저장전극마스크를 형서하는 공정과, 상기 제2저장전극마스크를 이용하여 상기 제2도전층, 산택적 성장 산화막, 제1도전층 및 제1절연막을 순차적으로 식각함으로써 제2도전층패턴과 제1도전층패턴으로 형성하는 공정과, 상기 제2저장전극마스크를 제거하고 상기 선택적 성장 산화막, 제2절연막패턴(4′) 및 제1절연막(2)을 제거함으로써 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법
7. 제6항에 있어서, 상기 제2도전층은 단차피복성이 좋은 도전체로 형성하는 것을 특징으로 하는반도체소자의 캐패시터 제조방법.
8. 제7항에 있어서, 상기 제2도전층은 다결정실리콘으로 형성하는 것을 특징으로 하는반도체소자의 캐패시터 제조방법.
9. 제6항에 있어서, 상기 제1저장전극마스크는 워드라인을 형성하는 레티클을 이용하여 감광막으로 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
10. 제6항 또는 제9항에 있어서, 상기 제1저장전극마스크는 선택적 성장 산화막을 선택적으로 성장시킬 때 성장장벽으로 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
11. 제6항에 있어서, 상기 제1도전층의 식각공정은 선택적 성장 산화막의 성장공정시 상기 제1도전층에 접속되지 않도록 실시하되 상기 제1절연막이 노출되지 않도록 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
12. 제6항에 있어서, 상기 제2저장전극마스크는 식각공정시 선택적 성장 산화막이 노출될 수 있도록 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.

    ※참고사항:최초출원 내용에 의하여 공개되는 것임.