KR960002673A - 반도체소자의 금속박막 형성방법 - Google Patents

반도체소자의 금속박막 형성방법 Download PDF

Info

Publication number
KR960002673A
KR960002673A KR1019940014289A KR19940014289A KR960002673A KR 960002673 A KR960002673 A KR 960002673A KR 1019940014289 A KR1019940014289 A KR 1019940014289A KR 19940014289 A KR19940014289 A KR 19940014289A KR 960002673 A KR960002673 A KR 960002673A
Authority
KR
South Korea
Prior art keywords
forming
metal
adhesive film
substrate
sputtering
Prior art date
Application number
KR1019940014289A
Other languages
English (en)
Inventor
권철한
윤동현
홍형기
신현우
박현수
이규정
김성태
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019940014289A priority Critical patent/KR960002673A/ko
Priority to JP7151991A priority patent/JPH08188869A/ja
Priority to CN95107079A priority patent/CN1118110A/zh
Publication of KR960002673A publication Critical patent/KR960002673A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 반도체소자의 금속박막 형성방법에 관한 것으로, 동시-스퍼터링법에 의하여 백금과 티타늄 또는 백금과 탄탈륨을 동시-스퍼터링 시스템에서 증착함으로써 기판에 대한 접착력과 전극으로서의 특성을 개선하고, 마이크로 히터와 패드 및 확산장벽물질로도 응용이 가능하도록 한 것이다.
본 발명은 기판위에 귀금속물질과 기판과의 접착성이 우수한 금속을 동시에 스퍼터링하여 혼합금속 접착막을 형성하는 단계와, 상기 혼합금속 접착막위에 상기 귀금속물질을 스퍼터링 증착하여 금속박막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 금속박막 형성방법을 제공한다.

Description

반도체소자의 금속박막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 동시-스퍼터링 시스템 구조도,
제6도는 본 발명에 의해 제조된 금속박막의 단면구조도,
제7도는 본 발명에 의한 가스센서 제조공정을 도시한 공정순서도,
제8도는 본 발명에 의해 제조된 금속박막의 AES 깊이 프로파일.

Claims (14)

  1. 기판위에 귀금속물질과 기판과의 접착성이 우수한 금속을 동시에 스퍼터링하여 혼합금속 접착막을 형성하는 단계와, 상기 혼합금속 접착막위에 상기 귀금속물질을 스퍼터링 증착하여 금속박막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 금속박막 형성방법.
  2. 제1항에 있어서, 상기 귀금속물질은 Pt, Au, Ag, Pd, Rh 중에서 선택돈 어느 하나임을 특징으로 하는 반도체소자의 금속박막 형성방법.
  3. 제1항에 있어서, 상기 기판과의 접착성이 우수한 금속은 Ti, Ta, Ni, Cr, Mo 중에서 선택된 어느 하나임을 특징으로 하는 반도체소자의 금속박막 형성방법.
  4. 제1항에 있어서, 상기 기판은 Si, SiO2, Si3N4, MgO 중에서 선택된 어느 하나임을 특징으로 하는 반도체소자의 금속박막의 형성방법.
  5. 제1항에 있어서, 상기 동시에 스퍼터링하는 단계에서 반응가스에 산소를 수 sccm에서 수십sccm정도 포함하여 스퍼터링하는 것을 특징으로 하는 반도체소자의 금속박막 형성방법.
  6. 제5항에 있어서, 상기 반응가스 Ar임을 특징으로 하는 반도체소자의 금속박막 형성방법.
  7. 제1항에 있어서, 상기 동시 스퍼터링에 의해 혼합금속 접착막을 형성하는 단계후에 산소분위기에서 열처리하는 단계가 더 포함되는 것을 특징으로 하는 반도체소자의 금속박막 형성방법.
  8. 제7항에 있어서, 상기 열처리온도는 300-800℃로 하는 것을 특징으로 하는 반도체소자의 금속박막 형성방법.
  9. 제1항에 있어서, 상기 혼합금속접착막의 두께는 200-1500Å임을 특징으로 하는 반도체소자의 금속박막 형성방법.
  10. 제1항에 있어서, 상기 귀금속물질층의 두께는 500Å-1㎛로 형성하는 것을 특징으로 하는 반도체소자의 금속박막 형성방법.
  11. 제1항에 있어서, 상기 혼합금속접착막을 형성하는 단계후에 혼합금속접착막상에 확산장벽층을 증착하는 공정이 더 포함되는 것을 특징으로 하는 반도체소자의 금속박막 형성방법.
  12. 제11항에 있어서, 상기 확산장벽층은 TiN을 증착하여 형성하는 것을 특징으로 하는 반도체소자의 금속박막 형성방법.
  13. 제11항에 있어서, 상기 확산장벽층은 100-1000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속박막 형성방법.
  14. 실리콘기판 양면에 절연막을 형성하는 공정과, 상기 실리콘질화막이 형성된 실리콘기판 전면에 귀금속물질과 기판과의 접착성이 우수한 금속을 동시에 스퍼터링하여 혼합금속 접착막을 형성하는 공정, 상기 혼합금속 접착막위에 상기 귀금속물질을 스퍼터링 증착하여 금속박막을 형성하는 공정, 상기 금속박막 및 혼합금속 접착막을 소정패턴으로 패터닝하여 히터부를 형성하는 공정, 상기 히터부 상부에 층간절연막을 형성하는 공정, 상기 층간절연막을 선택적으로 식각하여 상기 히터부의 소정부위를 노출시키는 콘택홀을 형성하는 공정, 기판 전면에 귀금속물질과 기판과의 접착성이 우수한 금속을 동시에 스퍼터링하여 혼합금속 접착막을 형성하는 공정, 상기 혼합금속 접착막위에 상기 귀금속물질을 스퍼터링 증착하여 금속박막을 형성하는 공정, 상기 금속박막 및 혼합금속 접착막을 소정패턴으로 패터닝하여 히터패드부, 온도센서부 및 전극부를 각각 형성하는 공정, 기판 전면에 금속박막을 형성하는 공정, 상기 금속박막을 패터닝하여 상기 히터패드부와 온도센서부상에 각각 히터패드부와 온도센서패드부를 형성하는 공정, 상기 전극부위에 감지막을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 가스센서 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940014289A 1994-06-22 1994-06-22 반도체소자의 금속박막 형성방법 KR960002673A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940014289A KR960002673A (ko) 1994-06-22 1994-06-22 반도체소자의 금속박막 형성방법
JP7151991A JPH08188869A (ja) 1994-06-22 1995-06-19 半導体素子の金属薄膜形成方法及びガスセンサの製造方法
CN95107079A CN1118110A (zh) 1994-06-22 1995-06-22 制作半导体器件中金属薄膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940014289A KR960002673A (ko) 1994-06-22 1994-06-22 반도체소자의 금속박막 형성방법

Publications (1)

Publication Number Publication Date
KR960002673A true KR960002673A (ko) 1996-01-26

Family

ID=19385961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014289A KR960002673A (ko) 1994-06-22 1994-06-22 반도체소자의 금속박막 형성방법

Country Status (3)

Country Link
JP (1) JPH08188869A (ko)
KR (1) KR960002673A (ko)
CN (1) CN1118110A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419620B2 (ja) * 2004-03-17 2010-02-24 Tdk株式会社 ガスセンサ
JP4362586B2 (ja) * 2004-03-29 2009-11-11 独立行政法人産業技術総合研究所 高耐熱導電性薄膜の製造方法、該製造方法によって得られる高耐熱導電性薄膜、および積層膜、並びに該積層膜を備えるデバイス
JP4602000B2 (ja) * 2004-06-16 2010-12-22 株式会社鷺宮製作所 水素ガス検知素子、水素ガスセンサおよび水素ガス検知方法
WO2008126863A1 (ja) * 2007-04-10 2008-10-23 Hokuriku Electric Industry Co., Ltd. センサ素子用ヒータ
CN105632907B (zh) * 2014-10-28 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法

Also Published As

Publication number Publication date
CN1118110A (zh) 1996-03-06
JPH08188869A (ja) 1996-07-23

Similar Documents

Publication Publication Date Title
US6698283B2 (en) Thin film sensor, method of manufacturing thin film sensor, and flow sensor
KR850002172A (ko) 반도체장치 제조방법
JPH04501040A (ja) ヒータ/センサ素子の金属化系
US4169032A (en) Method of making a thin film thermal print head
JPH05347272A (ja) 半導体装置の製造方法
US4870033A (en) Method of manufacturing a multilayer electrode containing silicide for a semiconductor device
KR960002673A (ko) 반도체소자의 금속박막 형성방법
KR970054592A (ko) 압 저항 소자 및 그의 제조방법
JPS62222616A (ja) 耐熱性電極薄膜
JP2848694B2 (ja) 半導体装置
JPS63293950A (ja) 半導体装置
KR0178155B1 (ko) 가스센서의 미세발열체 제조방법
JP2645811B2 (ja) 拡散バリヤ機能を有する半導体素子の電極形成方法
JPS63185066A (ja) 薄膜トランジスタ−
TW410389B (en) Manufacture of semiconductor device
JPH03248572A (ja) ポリシリコン抵抗の製造方法
KR960039204A (ko) 금속막 배선 형성방법
JPH01268150A (ja) 半導体装置
KR100769449B1 (ko) 박막트랜지스터 및 그의 제조방법
JPS62265718A (ja) 半導体装置の製造方法
KR940016691A (ko) 반도체 소자의 금속박막 증착방법
JPH06109411A (ja) 歪素子
JPH03131001A (ja) 抵抗温度センサ
KR970052928A (ko) 반도체 소자의 부식방지용 금속배선 형성방법
KR970018061A (ko) 산소의 확산을 방지하는 금속 전극 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application