KR960001982A - 반도체메모리를 이용한 승산장치 - Google Patents

반도체메모리를 이용한 승산장치 Download PDF

Info

Publication number
KR960001982A
KR960001982A KR1019950013200A KR19950013200A KR960001982A KR 960001982 A KR960001982 A KR 960001982A KR 1019950013200 A KR1019950013200 A KR 1019950013200A KR 19950013200 A KR19950013200 A KR 19950013200A KR 960001982 A KR960001982 A KR 960001982A
Authority
KR
South Korea
Prior art keywords
product
rounding
multiplier
values
addition
Prior art date
Application number
KR1019950013200A
Other languages
English (en)
Other versions
KR0165719B1 (ko
Inventor
겐이찌로우 이노우에
Original Assignee
모리시다 요이치
마쯔시다 덴기 산교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴기 산교 가부시끼가이샤 filed Critical 모리시다 요이치
Publication of KR960001982A publication Critical patent/KR960001982A/ko
Application granted granted Critical
Publication of KR0165719B1 publication Critical patent/KR0165719B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G06F7/5324—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel partitioned, i.e. using repetitively a smaller parallel parallel multiplier or using an array of such smaller multipliers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/035—Reduction of table size
    • G06F1/0356—Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/485—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G06F7/4876—Multiplying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/535—Dividing only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49957—Implementation of IEEE-754 Standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

주어진 8 비트의 피승수 X 및 8 비트의 승수 Y에서 16비트의 곱P를 구한다.
피승수X는 각각 4비트의 상위ㆍ하위부분 Xu,YL로, 승수Y는 각각 4비트의 상위ㆍ하위부분Yu,YL로 각각 분할된다. 4개의 8비트부분곱 XL×YL, XL×YU, XU×YL및 XU×YU를 차례로 산출하고, 이들의 부분곱을 가산기로 자리수를 맞춰 가산하는 것에 의해 곱P를 산출한다. 각 부분곱의 산출은, 64바이트의 용량을 갖는 ROM에서 6비트의 어드레스로 색인된 근사부분곱AP와, 보정값생성장치에서 생성된 보정값H 및 캐리C의 가산에 의해 달성된다.

Description

반도체메모리를 이용한 승산장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 승산장치의 구성을 나타내는 블럭도.
제2도는 본 발명의 제2실시예에 관한 승산장치의 구성을 나타내는 블럭도.
제3도는 본 발명의 제3실시예에 관한 승산장치의 구성을 나타내는 블럭도.

Claims (10)

  1. 복수의 근사곱을 기억하고, 주어진 제1 및 제2수치를 머지하여 얻을 수 있는 제1합성수치를 구성하는 복수의 비트 중 일부비트를 제거하여 얻을 수 있는 제2합성수치를 어드레스로서, 상기 주어진 제1 및 제1수치에 대응한 근사곱을 색인하기 위한 수단과, 상기 일부의 비트에 의거하여 보정값을 생성하기 위한 수단과, 상기 색인된 근사값과 상기 생성된 보정값의 합성가산에 의해 상기 주어진 제1 및 제2수치의 곱을 산출하기 위한 수단을 구비한 것을 특징으로 하는 승산장치.
  2. 제1항에 있어서, 상기 산출된 제1 및 제2수치의 곱을 라운딩하기 위한 수단을 더 구비한 것을 특징으로 하는 승산장치.
  3. 제2항에 있어서, 상기 제1 및 제2수치의 곱을 라운딩하기 위한 수단은, 상기 제1 및 제2수치의 곱 중하위부분에서 라운딩캐리를 생성하기 위한 수단과, 상기 제1 및 제2수치의 곱 중 상위부분과 상기 생성된 라운딩캐리의 라운딩가산에 의해, 상기 제1 및 제2수치의 라운딩을 취한 곱을 산출하기 위한 수단을 구비한 것을 특징으로 하는 승산장치.
  4. 제1항에 있어서, 주어진 피승수 및 승수에서 복수개의 부분곱을 얻을 수 있도록, 상기 주어진 피승수 및 승수를 상기 제1 및 제2수치로 분할하기 위한 수단과, 상기 복수개의 부분곱의 자리수를 맞춰 가산하는 것에 의해, 상기 주얼진 피승수 및 승수의 곱을 산출하기 위한 수단을 더 구비한 것을 특징으로 하는 승산장치.
  5. 제4항에 있어서, 상기 복수개의 부분곱 각각을 구성하는 상기 색인된 근사곱과 상기 생성된 보정값을 일시 유지하기 위한 수단을 더 구비한 것을 특징으로 하는 승산장치.
  6. 제4항에 있어서, 상기 합성가산 및 상기 자리수를 맞춰 가산하는 것을 실행하기 위한 1개의 가산기를 구비한 것을 특징으로 하는 승산장치.
  7. 제4항에 있어서, 상기 산출된 피승수 및 승수의 곱을 라운딩하기 위한 수단은 더 구비한 것을 특징으로 하는 승산장치.
  8. 제7항에 있어서, 상기 피승수 및 승수의 곱을 라운딩하기 위한 수단은, 상기 피승수 및 승수의 곱 중하위부분에서 라운딩캐리를 생성하기 위한 수단과, 상기 피승수 및 승수의 곱 중 상위부분과 상기 생성된 라운딩캐리와의 라운딩가산에 의해, 상기 피승수 및 승수의 라운딩을 취한 곱을 산출하기 위한 수단을 구비한 것을 특징으로 하는 승산장치.
  9. 제8항에 있어서, 상기 생성된 라운딩캐리를 일시 유지하기 위한 수단을 더 구비한 것을 특징으로 하는 승산장치.
  10. 제8항에 있어서, 상기 자리수 맞춤 가산하는 것 및 상기 라운딩가산을 실행하기 위한 제1개의 가산기를 구비한 것을 특징으로 하는 승산장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013200A 1994-06-07 1995-05-25 반도체메모리를 이용한 승산장치 KR0165719B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12502594 1994-06-07
JP94-125025 1994-06-07

Publications (2)

Publication Number Publication Date
KR960001982A true KR960001982A (ko) 1996-01-26
KR0165719B1 KR0165719B1 (ko) 1999-01-15

Family

ID=14899994

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019950013036A KR0152169B1 (ko) 1994-06-07 1995-05-24 프라이어리티, 인코더
KR1019950013200A KR0165719B1 (ko) 1994-06-07 1995-05-25 반도체메모리를 이용한 승산장치
KR1019950014667A KR100203468B1 (ko) 1994-06-07 1995-06-02 부동소수점수를 위한 산술연산장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019950013036A KR0152169B1 (ko) 1994-06-07 1995-05-24 프라이어리티, 인코더

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019950014667A KR100203468B1 (ko) 1994-06-07 1995-06-02 부동소수점수를 위한 산술연산장치

Country Status (2)

Country Link
US (2) US5617346A (ko)
KR (3) KR0152169B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5954790A (en) * 1996-10-17 1999-09-21 Samsung Electronics Company, Ltd. Method and apparatus for parallel prediction and computation of massive cancellation in floating point subtraction
KR100431707B1 (ko) * 1996-11-12 2004-09-04 주식회사 하이닉스반도체 부동소수점연산에서의지수처리방법
US5841684A (en) * 1997-01-24 1998-11-24 Vlsi Technology, Inc. Method and apparatus for computer implemented constant multiplication with multipliers having repeated patterns including shifting of replicas and patterns having at least two digit positions with non-zero values
KR100479816B1 (ko) * 1997-11-26 2005-07-18 주식회사 하이닉스반도체 반도체소자의제조방법
US6012076A (en) * 1997-12-29 2000-01-04 Motorola, Inc. Arithmetic logic unit having preshift and preround circuits
KR100720082B1 (ko) * 1998-03-13 2007-11-12 삼성전자주식회사 액정표시장치의제조방법
US6148316A (en) * 1998-05-05 2000-11-14 Mentor Graphics Corporation Floating point unit equipped also to perform integer addition as well as floating point to integer conversion
US6453332B1 (en) * 1999-08-20 2002-09-17 Winbond Electronics Corp. Method and apparatus for performing plural matrix multiplication operations
KR100677079B1 (ko) * 1999-12-08 2007-02-01 삼성전자주식회사 조건 선택 인코더 및 그 인코딩 방법
KR100385233B1 (ko) * 2000-03-14 2003-05-23 삼성전자주식회사 데이터 프로세싱 시스템의 익스포넌트 유닛
US7054898B1 (en) * 2000-08-04 2006-05-30 Sun Microsystems, Inc. Elimination of end-around-carry critical path in floating point add/subtract execution unit
TWI258698B (en) * 2004-04-06 2006-07-21 Ind Tech Res Inst Static floating-point processor suitable for embedded digital signal processing and shift control method thereof
US20060101108A1 (en) * 2004-11-05 2006-05-11 International Business Machines Corporation Using a leading-sign anticipator circuit for detecting sticky-bit information
US7437400B2 (en) * 2005-03-14 2008-10-14 Arm Limited Data processing apparatus and method for performing floating point addition
KR100707268B1 (ko) * 2005-10-08 2007-04-16 삼성전자주식회사 영상보간장치 및 영상보간방법
US20110314252A1 (en) * 2005-11-15 2011-12-22 Martin Lundqvist Reduced hardware multiplier
JP4388980B2 (ja) 2005-12-02 2009-12-24 富士通株式会社 浮動小数点数の除算または平方根演算を行う演算装置及び演算方法
US11467805B1 (en) 2020-07-10 2022-10-11 Ali Tasdighi Far Digital approximate multipliers for machine learning and artificial intelligence applications
US11416218B1 (en) 2020-07-10 2022-08-16 Ali Tasdighi Far Digital approximate squarer for machine learning

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6238938A (ja) * 1985-08-14 1987-02-19 Mitsubishi Electric Corp Ｒｏｍ形乗算器
JPS6242231A (ja) * 1985-08-19 1987-02-24 Mitsubishi Electric Corp Ｒｏｍ型乗算装置
JPS6247741A (ja) * 1985-08-26 1987-03-02 Mitsubishi Electric Corp Ｒｏｍ型乗算装置
US4866652A (en) * 1987-09-01 1989-09-12 Weitek Corporation Floating point unit using combined multiply and ALU functions
US5204828A (en) * 1989-02-10 1993-04-20 Intel Corporation Bus apparatus having hold registers for parallel processing in a microprocessor
US5117385A (en) * 1990-03-16 1992-05-26 International Business Machines Corporation Table lookup multiplier with digital filter
US5289398A (en) * 1990-08-07 1994-02-22 Matsushita Electric Industrial Co., Ltd. Small-sized low power consumption multiplication processing device with a rounding recording circuit for performing high speed iterative multiplication
JP2575969B2 (ja) * 1991-04-30 1997-01-29 株式会社東芝 浮動小数点乗除算装置

Also Published As

Publication number Publication date
KR100203468B1 (ko) 1999-06-15
KR960002061A (ko) 1996-01-26
KR0152169B1 (ko) 1998-10-15
KR960002028A (ko) 1996-01-26
US5617346A (en) 1997-04-01
US5677861A (en) 1997-10-14
KR0165719B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR960001982A (ko) 반도체메모리를 이용한 승산장치
JPS60229140A (ja) 倍精度乗算器
CA2225899A1 (en) A method and apparatus for finite field multiplication
EP0154182B1 (en) Electronic circuit capable of carrying out a succession of divisions at a high speed without an objectionable error
TW347513B (en) A novel division algorithm for floating point or integer numbers
KR980004016A (ko) 연산 처리 장치
JPS55162148A (en) Multiple rule type high speed multiplication system
SU662941A1 (ru) Устройство дл умножени целых чисел
GB1525654A (en) Multiplying devices
JPS55153052A (en) Digital multiplier
JPS6226723B2 (ko)
JP3660075B2 (ja) 除算装置
JPS58137045A (ja) 並列乗算器
JPH0981541A (ja) 累算器
JP2737933B2 (ja) 除算装置
JPH0371331A (ja) 乗算器
JPS58119045A (ja) 高速固定数演算回路
JPS6259828B2 (ko)
JP2820701B2 (ja) ２進数への変換方法
JP3197186B2 (ja) 半導体メモリを用いた乗算装置
KR980004017A (ko) 적, 합 연산 장치
JP3093564B2 (ja) 乗算装置
SU754412A1 (ru) Устройство для умножения 1
JPS62172430A (ja) 割算回路
JPS5872999A (ja) 記憶素子を用いた乗算方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040910

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee