KR960001759B1 - 반복적인 출력신호를 발생하는 비데오 장치용 동기회로 - Google Patents

반복적인 출력신호를 발생하는 비데오 장치용 동기회로 Download PDF

Info

Publication number
KR960001759B1
KR960001759B1 KR1019860011128A KR860011128A KR960001759B1 KR 960001759 B1 KR960001759 B1 KR 960001759B1 KR 1019860011128 A KR1019860011128 A KR 1019860011128A KR 860011128 A KR860011128 A KR 860011128A KR 960001759 B1 KR960001759 B1 KR 960001759B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
output
input
oscillator
Prior art date
Application number
KR1019860011128A
Other languages
English (en)
Other versions
KR870006771A (ko
Inventor
프리드리히 뷜헬름 디에쯔 울프강
샵테이 헤니그 세미
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR870006771A publication Critical patent/KR870006771A/ko
Application granted granted Critical
Publication of KR960001759B1 publication Critical patent/KR960001759B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

반복적인 출력신호를 발생하는 비데오 장치용 동기회로
도면은 본 발명에 따라서 수평동기입력신호에 동기된 PLL과, 편향회로의 출력단에 의해 발생된 편향사이클을 PLL의 출력신호에 동기시키기 위한 위상제어루프회로를 구비한 편향회로의 도시도.
* 도면의 주요부분에 대한 부호의 설명
20 : 합산기 21 : 위상검출기
22 : 발진기 23 : 변환기
24 : 저역통과필터 26 : 저역통과필터
27 : 버퍼 28 : 수평출력단
30 : 위상변위기 32 : 위상보정회로망
33 : 저역통과필터 40 : 수직동기분리기
41 : 스위치 100 : PLL
200 : 편향회로
본 발명은 출력신호원을 동기입력신호로 동기하는 비데오 동기장치에 관한 것이다.
예를 들어, 텔레비젼 또는 디스플레이 모니터에 있어서, 편향회로 출력단에 의해 발생된 편향전류는 종래의 동기분리기를 사용하여 인입 텔레비젼 신호로부터 인출되는 수평동기펄스에 동기된다. 동기펄스로부터 편향 발진기의 직접적인 동기는 예를들어 동기펄스내에 나타나는 잡음에 의해 야기되는 방해(disturbances)에 의해 영향을 미치게 되는 출력단에 의해 발생된 과도한 편향전류에 기인하여 바람직하지 않게 된다. 대신에 위상동기루프(PLL)는 그러한 방해를 소거하기 위해 통상 사용된다. 이러한 종류의 PLL은 동조가능한 발진기와 하류(downstream) 저역통과필터를 가진 위상 식별기(discriminator)를 구비한다. 위상 식별기는 발진기 출력신호의 소정의 기배정된 기준에찌를 동기펄스 상승에찌 또는 중심과 비교하게 된다. 위상편차로부터 발생하는 제어 전압은, 발진기 출력신호와 대응동기펄스의 위상이 같아질때까지, 발진기 주파수 및 위상을 변화시키는 DC전압으로서 발진기에 공급되고 저역통과필터에서 집적된다. 여분의 잔류 에러는 제어 경사(steepness) 또는 루프 이득에 좌우된다.
동기펄스의 위상 또는 주파수, 변이에 대한 PLL의 응답시간은 동기펄스의 잡음에 의해 야기된 방해에 기인한 주사선 지터를 피하기 위하여 너무 빠르지 않아야 한다. 이는 저역통과필터의 비교적 큰 시정수와 작은 총 이득에 의하여 통상적으로 이루어진다. 그러나, 그러한 큰 필터는 PLL의 발진기의 획득(apture), 또는 로크-인(lock-in), 범위를 혼자서 감소시킨다. 그러한 획득 범위는 예를 들어, 동기펄스에 발진기의 로크-인(lock-in)을 가능하게 하는 동기입력신호의 주파수와 발진기 자유동작주파수간에 최대 차이로써 정의된다. 더욱이 획득 또는 로크 인 시간의 불필요한 연장을 피하기 위하여 획득 범위가 동작시 직면하는 발진기의 자유동작주파수와 동기펄스의 주파수간의 최대 차이를 고려하여 필요한 최대치보다 실질적으로 크지 않도록 제한하는 것이 바람직하다. 획득 범위를 필요한 최대치로 제한하는 것은 예를 들어 발진기 주파수를 제어하는 제어전압의 최대 변이 범위를 제한함으로써 이룰 수 있다.
예를 들어, 종래의 텔레비젼 수신기에서 텔레비젼 신호를 수신하고 인입하는 과정에서 발생하는 동기펄스의 주파수가 변이는 동기펄스의 주파수에 관련해 일반적으로 적다. 그러므로, 그러한 응용에 있어서, 발진기 주파수를 제어하는 제어전류의 최대 제어범위에서 제한을 부과하는 것은 문제점으로 되지 않는다. 그러나 다양한 동기주파수를 가지는 신호를 수신하고 인입하기 위해 설계되는 텔레비젼 모니터와 같은 다른 응용에서, 동기펄스의 주어진 주파수는 주파수의 넓은 간격(span)으로부터 선택되는 것일 수 있다. 예를 들어, 동기펄스의 주파수는 15,750 내지 31,500Hz간의 주파수 간격으로부터 선택된 주파수일 수 있다. 그러므로 발진기의 고정된 자유동작주파수 이하인 주파수로부터 그 이상 주파수까지 커버(cover)라는 바람직한 협대역 간격 범위는 충분히 넓지 않아서 발진기를 동기펄스 주파수의 가능한 모든 간격으로 동기되게 한다.
넓은 동기주파수 영역과 동기될 수 있는 동기회로는 플라이휠(flywheel) 발진기(OSC)를 포함할 수 있다. 동기입력신호는 위상비교기 또는 검출기에 인가된다. 발진기로부터의 출력신호는 동기입력신호와의 비교를 위하여 위상검출기에 피드백된다. 위상검출기에 의해 발생된 제1제어신호는 발진기의 제어단자에 인가되어 동기입력신호에 의하여 발진기의 위상 및 주파수를 제어한다. 동기입력신호는 주파수대 전압 변환기로서 동작하는 주파수 식별기에 또한 공급된다. 주파수대 전압 변환기는, 자유동작주파수와 동기입력신호의 주파수간의 비가 서로 다른 수평동기주파수에 대해 대략 일정하게 유지되는 방법으로, 발진기의 자유동작주파수를 변화시키기 위해 플라이휠 발진기에 인가되는 제2 제어신호를 발생한다.
동기입력신호는 예를 들어 수평동기펄스를 제공하는 텔레비젼 모니터의 수평동기분리기로부터 얻어진다.
그러나, 어떠한 텔레비젼 모니터 응용해서, 그러한 수평동기펄스가 인출되는, 텔레비젼 신호는 수직귀선 동안 수평동기정보를 포함하지 않는다. 수직귀선소거 또는 귀선 동안, 그러한 텔레비젼 신호는 예를 들어 수직귀선 간격보다 약간 짧을 수 있는 지속 기간을 가진 넓은 펄스를 포함한다. 수평동기펄스가 예를 들어 주파수대 전압 변환기의 입력단에서 수직귀선 동안 나타나지 않는 경우, 변환기의 출력전압은 수직귀선 동안 그 정상상태 레벨로부터 편차되게 된다. 그러한 편차는 예를 들어 라스터(raster) 상부에서 왜곡으로서 인지할 수 있는 발진기 주파수에서 일시적으로 방해를 초래할 수 있다.
그러한 방해는 주파수대 전압 변환기 출력전압으로부터 수직속도성분신호를 필터링시키기 위해 충분히 큰 시정수를 가지는 필터를 사용함으로써 감소될 수 있다. 그러나 그러한 필터의 큰 시정수는 동기입력신호의 주파수의 갑작스런 변화 발생직후 정상상태 신호에 설정되게 하도록 주파수대 전압 변환기의 출력에 요구된 시간을 실질적으로 증가시키게 한다.
설정시간의 그러한 증가는 수평동기펄스의 주파수 변화 발생후 텔레비젼 모니터의 스크린상에 바람직하지않게 인지할 수 있다. 예를 들어, 다른 수평주파수에서 다수의 텔레비젼 신호원이 모니터의 텔레비젼 입력 신호를 제공하도록 시간 멀티플렉스될 경우에, 그러한 변화는 발생하게 된다. 텔레비젼 신호원이 변화할때마다 인지할만한 방해가 스크린상에 단점으로 나타난다.
본 발명의 한 측면에 의하면, 비데오 장치용 동기회로는 입력신호에 동기되는 반복 출력신호를 입력신호로부터 발생시키기 위해 제1주파수에서 동기정보를 포함하는 비데오원의 동기입력신호에 응답하게 된다.
동기회로는 제어가능한 반복 출력신호원을 포함한다. 동기입력신호는 입력신호로부터 발생된 제1의 반복제어신호의 주어진 사이클의 제1부분 동안 제어가능한 신호원에서 주어진 제어기능을 수행하도록 제어가능한 신호원에 인가된다. 출력신호는 주어진 제어기능을 수행하도록 동기입력신호에 대한 대체로써 주어진 사이클의 제2부분 동안 입력신호 대신에 제어가능한 신호원에 인가된다.
본 발명을 구체화하는 회로에서, 출력신호는 PLL의 발진기에 의해 발생된다. 동기시, 발진기는 수평주파수에서 발진한다. 발진기 출력신호는 동기펄스를 포함하는 동기입력신호에 따라 편향회로 출력단에 의해 형성된 편향사이클의 타이밍을 제어한다. 발진기 주파수를 제어하는 제1제어신호는 발진기의 출력신호와 동기입력신호의 수평동기펄스간의 위상차를 가리킨다. 예시적으로, 제1제어신호는 출력신호의 위상을 수평 동기펄스의 위상과 일치하도록 동기시킨다.
본 발명의 한 측면을 실행하는데 있어서, 출력 및 동기입력신호는 스위치의 제1 및 제2 입력단자에 접속된다. 그 스위치는 수평속도 동기입력신호 및 실제적인 수평속도 출력신호를 각각 수직 간격의 각각의 수직궤적 및 귀선부분 동안 스위치의 출력단자에 교대로 결합시킨다. 주파수대 전압 변환기는 스위치의 출력단자로부터 결합된 자체 입력단자에서 신호 주파수에 의해 결정되는 듀티사이클을 가지는 출력신호를 발생시킨다. 저역통과 필터는 가변 듀티사이클 신호로부터 수평주파수 이상에서 성분 신호를 필터 출력하여 주파수대 전압 변환기의 입력단자에서 나타나는 신호 주파수를 가리키는 직류(DC) 제2제어신호를 제공한다. 제2제어신호는 스위치에 의해 결합된 동기입력신호주파수에 따라 발진기의 자유동작주파수를 설정한다.
제2제어신호는 분산값으로부터 값을 가정할 수 있다. 유리하게 그러한 값은 발진기의 자유동작주파수로하여금 대략 동기펄스의 주파수와 대략 같게 되도록 한다. 따라서, 동기펄스의 주파수는 요구되는 넓은 주파수 간격으로부터 선택될 수 있다. 그러한 주파수 간격은 예를 들어, 15,750 및 31,500Hz사이에 있게 된다. 따라서 넓은 주파수 간격으로부터 선택될 수 있는 동기펄스주파수는 제2제어신호에 의해 설정되는 발진기의 협대역 획득 범위내에 있게 된다.
전술한 바와 같이, 예를 들어 각각의 화상필드 주기의 수직궤적 부분 동안, 수평동기펄스를 포함하는 동기입력신호는 스위치에 의해 주파수대 전압 변환기의 입력단자에 결합된다. 수직귀선부분 동안, 동기입력신호의 주파수와 실제로 같은 주파수를 가지는 발진기 출력신호는 주파수대 전압 변환기의 입력단자에 접속된다.
따라서, 본 발명의 또다른 측면에 따라, 주파수대 전압 변환기의 입력단자에서 신호주파수는 화상수직주기 전체에 걸쳐 실제로 같고, 수평동기펄스의 주파수와 동일하다. 수직귀선 동안, 그러한 주파수는, 플라이 휘일로서 동작하는 발진기로부터 얻어진 출력신호 주파수가 선행 수직귀선 동안 그 값으로부터 수직귀선 동안에 인식될만큼 변하지 않기 때문에, 수평동기펄스의 주파수와 실제로 동일하게 된다.
전술한 바와 같이, 수직궤적 동안, 발진기 출력신호 주파수는 수평동기펄스의 주파수와 동일하다. 상기방법에서, 수직귀선 동안, 주파수대 전압 변환기의 입력단자에서 신호는 그러한 수직귀선 간격 동안 동기입력신호와 무관한 수평주파수로 대략 있게 된다. 그러므로, 주파수대 전압 변환기에 의해 발생된 가변 듀티사이클 신호는 필드 또는 수직 속도에서 주요한 성분신호를 포함하지 않는다. 가변 듀티사이클 신호와 수직 속도성분 신호를 포함하지 않는 것이 장점인데, 왜냐하면 수평속도에 있는 교류 성분을 필터 출력하는 저역통과필터에서 요구된 시정수가 커질 필요가 없기 때문이다. 이는 갑작스런 변화가 수평입력신호의 수평동기 펄스 주파수내에서 발생할시에 제2제어신호에 의해 나타나는 일시적 응답시간이 유리하게 짧게 되는데 귀결된다. 따라서, 본 발명을 구체화하는 수평동기회로를 가지는 텔레비젼 모니터는 수평동기 주파수변화 이후에 발생하는 전술한 방해없이 대응하는 다른 화상필드에서 인식하게 다른 수평동기 주파수를 가진 텔레비젼 신호의 화상정보를 표시할 수 있는 것을 장점으로 한다.
이하, 본 발명은 첨부된 도면을 참조로 하여 더욱 상세히 설명될 것이다.
단일 도면은 본 발명에 따라 수평 주파수 fH에서 VF를 발생하는 발진기(22)를 갖는 PLL(100)을 포함하는 편향회로(200)를 도시한다. 회로(200)는 수평주사를 행하기 위해 표시 모니터내에 사용될 수 있다. 정상상태 동작에 있어서, 신호 VF는 수직사이클의 각각의 수직궤적 간격(TVT)또는 간격 V동안 주파수(fH)에 있는 동기신호 HS에 동기된다. 각각의 수직귀선 간격 TVR동안, 신호 HS는 수직귀선 간격(TVR)과 예시적으로 동일한 지속 시간을 가지는 넓은 퍼스를 예를 들어 구비하게 된다. 신호 VF는 위상제어루프(101)에 위상기준을 제공함으로써 수평출력단(28)을 제어하는 종래에 만들어진 위상제어루프회로(101)의 위상보정회로망(32)에 접속된다. 출력단(28)은 편향권선 LY의 수평 편향전류 iY를 발생시킨다.
주기 H에서 반복하며 종래에 발생된 수평귀선펄스신호 VFB는 출력단(28)에 의해 발생된다. 신호VFB는 편향전류 iY의 실제위상정보를 제공한다. 위상제어루프회로(101)는 신호VF에 편향전류 iY뿐만 아니라 신호 VFB를 동기시킨다. 위상보정회로망(32)은 신호 VF및 VFB로부터 위상차를 나타내는 신호(34a)를 발생시키는 위상검출기(34)를 포함한다. 저역통과필터(33)를 통하여 위상 시프터(Shifter)(위상변위기)(30)에 결합되는 신호(34a)는 위상 시프터(30)의 위상 시프팅량을 제어한다. 위상 시프터(30)는 그 출력단자에서 신호VF에 대해 위상 시프트되고, 출력단(28)에 의해 발생된 편향전류 iY의 타이밍을 제어하는 수평속도신호 VFS를 발생하기 위한 신호 VF의 위상을 시프트시킨다. 신호 VFB는 편향전류 iY으로 하여금 예시적으로 신호 VF와 같은 위상으로 되도록 한다.
위상제어루프회로(101)에서 귀선신호 VFB의 위상변이에 대하여 트랙킹 응답시간은 PLL(100)내에서 동기펄스를 가진 동기입력신호 HS의 위상변위에 대하여 대응하는 트랙킹 응답시간보다 빠르게 된다. 위상제어루프회로(101)는 빠르게 변하는 전자비임 전류 발생시; 즉 PLL회로(100)가 동기신호 HS에 수반하는 잡음 또는 지터를 피하도록 최적화될시에 예시적으로 발생하게 되는 수평출력단(28)내의 급속한 스위칭 시간변이를 수용하도록 최적화된다.
동기신호 HS는 위상검출기(21)에 결합되는 신호 HS(1)과, 수직간격 V과 동일한 주기를 가지는 주기신호 VS를 발생시키고 수직귀선 간격 TVR동안 펄스 VST를 포함하는 수직동기분리기(4)에 결합되는 신호 HS(2)를 발생하는 버퍼(27)에 결합된다. 각 신호 HS(1)및 HS(2)는 수직귀선간격(TVT)동안 발생하는 각 주기(H)동안 예시적으로 직사각형 파형을 구비한다. 각 신호(HS(1)및 HS(2))의 전이 시간은 각기 신호 HS의 전이시간과 가깝게 따르게 된다.
본 발명의 한 측면을 수행하는데 있어서, 신호 HS(2)는 선택기 또는 시간 멀티플렉싱 스위치(41)의 입력단자(41a)에 결합하게 된다. 수평속도신호 VFB는 스위치(41)의 입력단자(41b)에 결합된다. 수직속도신호VS는 수직속도로 스위치(41)의 와이퍼(41e)의 위치를 제어하기 위한 스위치(41)의 제어단자(41c)에 결합된다. 수직귀선 TVR동안 발생하는 펄스 VST가 제어단자(41c)에 나타날시에 와이퍼(41e)는 신호 VFB를 스위치(41)의 출력단자(41d)에 결합한다. 간격(TVR)동안, 수직궤적인 신호(Vs)를 한정하는 수직간격의 잔여부분은 스위치(41)의 단자(41a)에서 신호 HS(2)로 하여금 와이퍼 41e에 의해 출력단자(41d)에 결합되게 한다. 이는 출력단자(41d)에서의 신호 HS(3)가 수직궤적 간격 TVT및 수직귀선 간격 TVR동안 실제로 동일 주파수 fH에 있게 된다는 것에 귀결된다.
유리하게, 신호 HS(3)는 간격 TVR동안 나타나는 신호 HS즉 HS(2)의 파형과 관계없이 또는 무관하게, 수직귀선간격 TVR동안, 주파수 fH에 있게 되는데, 왜냐하면 선택기 또는 스위치(41)가 수직귀선간격 TVR전체를 통하여 출력단자(41d)에서 신호에 영향을 주는 신호 HS(2)를 제외하기 때문이다. 스위치(41)는 신호 HS(2)및 VFB을 시간-멀티플렉싱하는 멀티플렉서로서 동작하여서 신호 HS(3)를 만든다.
수평속도신호 HS(3)는 주파수대 전압 변환기 또는 주파수 식별기(23)의 입력단자(23c)에 결합되어 개방루프 주파수 제어기능을 갖도록 한다. 변환기(23)는 각각의 신호 VFB, HS(1), HS(2), HS(3)및 HS의 주파수를 나타내는 신호 V1를 단자(23a)에서 발생한다. 단자(23a)에서, 변환기(23)는 신호 HS(3)의 대응 펄스의 상승에찌가 단자(23c)에서 발생할때마다 예시적인 직사각형 펄스 신호 V1를 발생한다. 신호 V1의 각각 펄스의 펄스폭 T는 신호 HS(3)의 주파수와 실제로 무관한 지속 기간을 가진다. 그러나 신호 V1의 연속적인 펄스간의 주기는 신호 HS(3)의 대응 연속펄스간의 주기와 같다. 이는 신호 V1펄스의 듀티사이클이 신호 HS(3)의 주파수와 직접 관련된다는 것에 귀결된다. 신호 V1의 DC 전압성분 또는평균치는 저역통과필터(24)를 통하여 결합되어 신호 V2를 형성한다. 그러므로, 신호 V2는 신호 V1펄스의 듀티사이클에 따라 변하는 DC신호이다. 그러한 DC 전압 성분은 신호 HS(3)의 주파수에 직접 관련된다. 펄스폭 T는 주파수 검출 상부 제한을 결정한다. 상기 상부 제한위에서, 신호 V1의 듀티사이클은 동기입력신호 HS의 주파수가 증가할시에 증가하지 않는다.
본 발명의 다른 측면을 수행함에 있어서, 주파수대 전압 변환기(23)의 입력단자(23c)에서 신호HS(3)의 주파수는 실제로 수직 간격 V 전체를 통하여 같으며, fH와 같다. 수직귀선간격 TVR동안, 신호 HS(3)의 주파수는 간격(TVR) 동안 신호의 파형 또는 대응 레벨과 무관한 신호(VFB) 주파수와 같다. 플라이휠로 동작하는 발진기(22)의 주파수가 수직귀선간격 TVR동안 인식할만큼 변하지 않기 때문에, 신호 VFB의 주파수 fH는 즉 수직궤적 주기 TVT동안의 자체 주파수에 실제로 같게 유지된다. 수직궤적 간격 TVT동안, 신호 HS(3)의 주파수는 신호 HS또는 HS(2)의 동기펄스 주파수 fH와 같다. 그러므로, 본 발명의 다른 측면에 의하면, 신호 V1의듀티사이클은 수직궤적 간격 TVT및 귀선주기 TVR양자 동안 실제로 같게 유지된다. 그러므로, 수직귀선간격 TVR동안 신호 V1의 평균, 또는 DC 성분은 그러한 주기 TVR동안 신호 HS또는 HS(2)의 주파수와 무관하게 실제로 변하지 않은채로 남게 된다. 본 발명의 다른 측면에 따르면, 이는 주파수 fH에 있는 신호 V1는 수직속도에서 성분신호를 많이 함유하지 않는다는 것에 귀결된다. 그러므로 신호 V1으로부터 AC성분 신호를 필터하기 위하여, 저역통과필터의 보다 큰 시정수는 요구되지 않는다.
신호 V1는 합산기(20)의 입력단자(20a)에서 DC신호인 저역통과필터신호 V2를 제공하도록 저역통과필터(24)를 통하여 결합된다. DC 신호 V2는 신호 HS(3)의 주파수를 가리킨다. 저역통과필터(24)는 수평 주파수 및 그 이상에서 성분 신호인 신호 V2를 필터링한다.
상기한 바와 같이 신호 V1가 수직속도에서 성분 신호를 포함하지 않기 때문에, 저역통과필터(24)는 실제로 fH이하인 주파수에서 차단 주파수를 가질 필요가 없다. 그러므로, 신호 HS또는 HS(2)의 수평동기펄스 주파수의 갑작스런 변화에 대한 저역통과필터(24)의 일시적인 응답시간은 유리하게 짧을 수 있다. 예를 들어 제2주파수를 가지는 신호 HS를 공급하는 제2신호원이 제2주파수와 다른 제1주파수를 가지는 신호 HS를 공급하는 제1신호원의 디커플링(decoupling)에 즉시 따르는 버퍼(27)에 결합될 때, 갑작스런 변화가 발생한다. 따라서 편향회로(200)를 사용하는 텔레비젼 모니터는 신호 HS의 주파수 변화 발생후 주목할만한 방해를 보이지 않는다.
신호 V2는 단자 22a에서 발진기(22) 주파수를 제어하는 결합신호 Ic를 발생시키는 합산기(20)의 입력단자(20a)에 결합된다. 나중에 기술될 바와 같이, 신호 Vø2는 합산기(20)의 제2입력단자인 단자(20b)에 결합된다. 단자(22a)에서 결합된 신호 Ic는 신호 Vø2및 V2의 합을 가리킨다.
발진기(22)의 출력신호 VF는 위상검출기(21)의 단자(21b)에 결합된다. 단자(21a)에서, 위상검출기(21)는 신호 HS(1)를 수신한다. 위상검출기(21)는 발진기(22)의 출력신호 VF및 신호 HS간의 위상차를 나타내는 신호 Vø1를 발생한다. 신호 Vø1는 전술한 바와 같이, 합산기(20)를 제2입력단자(20b)에서 신호 Vø2를 제공하기 위해 PLL(100)의 루프필터를 구비한 저역통과필터(26)를 통하여 결합된다. 따라서 PLL(100)은 위상검출기(21), 저역통과필터(26) 및 발진기(22)를 포함한다.
발진기(22)의 자유 동작 또는 개방루프 주파수는, 신호 Vø2가 제로일 경우, 발진기(22)의 신호 VF주파수로서 예시적으로 한정될 수 있다. 합산기(20)의 합산동작 때문에, 결합신호 Ic내에 포함된 신호 V2는 발진기(22)의 자유동작주파수를 결정한다. 동기신호 Hs의 주어진 주파수에 대하여, 신호 V2는 발진기(22)로하여금 신호(HS)의 주파수와 대략 같은 주파수에서 발진되도록 한다. 정상상태 동작에서, 신호 Vø2는 신호(HS)의 주어진 주파수에 대하여 발진기(22)의 신호 VP 및 신호 HS의 위상 및 주파수를 같게 해주는 값으로 가정된다.
예시적으로, 신호 HS의 주파수는 15,750Hz 즉 NTSC 표준의 수평주파수이다. 신호 Vø2가 가능한 최소치 내지 가능한 최대치간에 변화될 경우, 신호 V2는 발진기(22)의 신호 VF주파수로 하여금 15,750Hz 마이너스(minus) 15,750Hz중 적은 일부로부터 15,750Hz 플러스(plus) 15,750Hz중 적은 일부로 변화하도록 한다. 다른 예에서, 신호(HS) 주파수가 31,500Hz일 때, 발진기(22)의 신호(VF) 주파수는 31,500Hz 마이너스 31,500Hz중 적은 일부로부터 31,500Hz 플러스 31,500Hz중 적은 일부까지로 변화할 수 있다. 각각의 상기 "일부"가 상대적으로 적기 때문에, 획득 범위 및 획득 시간은 낮게 유지되어 장점으로 된다.
본 발명의 다른 특징에 따라, 그리고 도면의 점선으로 표시했듯이, 신호 HS(3)는 신호 HS(1)대신에 검출기(21)의 단자(21a)에 예를 들어 결합되어 위상 검출 제어 기능을 제공한다. 그 결과로 PLL(100)의 동기신호인 신호 HS(3)는 수직 간격 V를 통하여 실제로 주파수 fH에 있게 된다. 이는 유리하게 합산기(2)의 단자(20b)에서의 신호 Vø2가 수직귀선 동안 신호 HS의 특정 파형과 무관하게 수직귀선 동안 거의 변하지 않는다. 그러므로, 본 발명의 그러한 실시예에서, 발진기(22)의 신호 VF의 주파수는 유리하게 수직 간격 V를 통하여 주파수 fH에 가깝게 된다.

Claims (15)

  1. 제1주파수에서 동기 정보를 포함하는 비데오 소스의 동기입력신호에 응답하여 상기 입력신호에 동기되는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로로서, 상기 반복적인 출력신호의 제어가능한 신호원과, 상기 입력신호에 응답하여 제2주파수에서 반복적인 제1제어신호를 공급하는 수단을 구비하는 비데오 장치용 동기회로에 있어서, 상기 동기입력신호(HS) 및 상기 출력신호(VFB)에 결합되며 상기 제1제어신호(VS)에 응답하여, 상기 반복적인 제1제어신호(VS)의 주어진 사이클중 제1부분(TVT)동안 상기 동기 입력신호(HS)를 상기 제어가능한 신호원(22)에 인가하여 상기 제어가능한 신호원에서 주어진 제어기능을 수행하고, 상기 동기입력신호(HS)에 대한 대체로써 상기 주어진 사이클중 제2부분(TVR)동안 상기 제어가능한 신호원에 상기 입력신호(HS) 대신에 상기 출력신호(VFB)를 인가하여 상기 주어진 제어 기능을 수행하는 제2수단(41, 23)을 구비하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  2. 제1항에 있어서, 상기 제어가능한 신호원은 발진기(22)를 구비하며, 상기 제2수단(41 및 23)은 교호로 상기 동기입력신호(HS) 및 상기 출력신호(VFB)를 상기 발진기(22)의 개방루프 주파수를 제어하기 위해 상기 발진기(22)에 인가하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  3. 제1항에 있어서, 상기 제어가능한 신호원은 발진기(22)를 구비하며, 상기 주어진 사이클의 제1부분(TVT) 동안, 상기 제2수단(41 및 23)는 상기 동기입력신호(HS)를 상기 발진기(22)에 인가하여 상기 입력신호(HS)에 따라 상기 발진기(22)를 동기시키고; 상기 주어진 사이클의 상기 제2부분(TVR)동안, 상기 제2수단(41 및 42)는 상기 입력신호(HS) 대신에 상기 출력신호(VFB)를 상기 발진기(23)에 인가하여 상기 출력신호(VFB) 주파수를 상기 주어진 사이클의 상기 제1(TVT) 및 제2(TVT)부분 동안 실제로 같은 값으로 유지하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  4. 제1항에 있어서, 상기 제어가능한 신호원은 발진기(22)를 구비하며, 상기 동기회로는 상기 발진기(22)에 결합된 출력단자를 가진 위상검출기(21)를 구비하며, 상기 제2수단(41 및 23)는 상기 위상검출기(21)의 입력단자(20a)에 결합되어 상기 주어진 사이클의 상기 제1부분(TVT) 동안 상기 입력신호(HS)를 그리고 상기 주어진 사이클의 상기 제2부분(TVR)동안 상기 입력신호(HS) 대신에 상기 출력신호(VFB)를 인가하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  5. 제1항에 있어서, 상기 제2수단(41 및 23)는 상기 제어가능한 신호를 제어하기 위해 상기 제어가능한 신호원(22)에 인가되는 제2제어신호(HS(3))를 형성하는 출력단자(23c)를 가지는 선택기(23)를 구비하며, 상기 선택기는 상기 제1제어신호(VS)에 응답하여 상기 제2제어신호(HS(3))를 형성하기 위해 선택기(41)의 상기 출력단자(23c)에서 공급되도록 상기 입력(Hs) 및 출력(VFB)신호 각각을 교호로 선택하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  6. 제1항에 있어서, 상기 제2수단(41 및 23)는 상기 주어진 사이클의 상기 제1(TVT) 및 제2(TVT)부분 동안 상기 제어 기능을 수행하는 상기 제어가능한 신호원(22)의 제어단자(22a)에서 상기 입력(HS) 및 출력(VFB) 신호로부터 제2제어신호(HS(3))를 발생시키는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  7. 제6항에 있어서, 상기 제2제어신호(HS(3))에 응답하여 상기 제1제어신호(VS)의 상기 주어진 사이클의 제1(TVT) 및 제2(TVT)부분을 통하여 실제로 동일 레벨에 있는 제3제어신호(V2)를 발생하는 주파수식별기(23 및 24)를 더 포함하는 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  8. 제6항에 있어서, 상기 제2제어신호(HS(3))는 위상 정보를 구비하여 상기 출력신호(VFB)를 상기 입력신호(HS)에 동기시키는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  9. 제1항에 있어서, 상기 출력신호(VFB)에 응답하여 상기 제1주파수(fH)에 따르는 주파수에서 편향전류(iY)를 발생시키는 편향회로 출력단(28)을 더 포함하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  10. 제1항에 있어서, 상기 출력신호(VFB)는 수평귀선펄스전압을 구비하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  11. 제1항에 있어서, 상기 제1주파수(fH)는 수평편향주파수이며, 상기 제2주파수는 수직편향주파수인 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  12. 제1항에 있어서, 상기 제2수단(41 및 23)는 상기 제1제어신호(VS)에 응답하며 상기 제2주파수에서 스위칭 동작을 구비하는 스위치(41)를 구비하여 상기 동기입력신호(HS) 및 상기 출력신호(VFB)를 상기 제어가능한 신호원(22)의 제어단자(22a)에 교호로 공급하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  13. 제1항에 있어서, 상기 제2수단(41 및 23)은 상기 제2부분(TVR)동안 상기 입력신호(HS)의 파형과 무관하게 상기 주어진 사이클의 상기 제2부분(TVR)동안 상기 입력신호(HS) 대신에 상기 출력신호(VFB)를 인가하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  14. 제1항에 있어서, 상기 제2수단(41 및 23)은 멀티플렉서(41)를 구비하여 상기 제1제어신호(VS)에 따라서 제2제어신호(HS(3))를 형성하기 위해 상기 제어가능한 신호원(22)에 결합된 제어단자(23a)상에 상기 입력(HS) 및 출력(VFB)신호를 시간-멀티플렉싱하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
  15. 제14항에 있어서, 상기 제어단자(23a)에 접속된 입력단자(23a)와 상기 제어가능한 신호원에 접속된 출력단자를 가지는 주파수 식별기(23)를 더 포함하는 것을 특징으로 하는 반복적인 출력신호를 발생하는 비데오 장치용 동기회로.
KR1019860011128A 1985-12-24 1986-12-23 반복적인 출력신호를 발생하는 비데오 장치용 동기회로 KR960001759B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US813,392 1985-12-24
US06/813,392 US4660080A (en) 1985-12-24 1985-12-24 Synchronization circuit responsive to time-multiplexed signals

Publications (2)

Publication Number Publication Date
KR870006771A KR870006771A (ko) 1987-07-14
KR960001759B1 true KR960001759B1 (ko) 1996-02-05

Family

ID=25212249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011128A KR960001759B1 (ko) 1985-12-24 1986-12-23 반복적인 출력신호를 발생하는 비데오 장치용 동기회로

Country Status (4)

Country Link
US (1) US4660080A (ko)
JP (1) JPH084323B2 (ko)
KR (1) KR960001759B1 (ko)
DE (1) DE3644018C2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872055A (en) * 1987-02-04 1989-10-03 U. S. Philips Corporation Line synchronizing circuit in a picture display device
JPH0528850Y2 (ko) * 1987-02-18 1993-07-23
US4833371A (en) * 1987-06-03 1989-05-23 U.S. Philips Corporation Picture display device with symmetrical deflection
FR2625637B1 (fr) * 1988-01-04 1990-06-15 Sgs Thomson Microelectronics Circuit de reconnaissance d'un signal de magnetoscope
US4855828A (en) * 1988-03-29 1989-08-08 Rca Licensing Corp. Television synchronizing arrangement
JP2551239B2 (ja) * 1990-12-27 1996-11-06 三菱電機株式会社 水平発振周波数制御回路
US5337023A (en) * 1993-06-01 1994-08-09 National Semiconductor Corporation Reduced phase-jitter horizontal sweep control phase-lock-loop and method
JP2954052B2 (ja) * 1996-11-28 1999-09-27 日本電気アイシーマイコンシステム株式会社 映像表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB886434A (en) * 1959-04-08 1962-01-10 British Broadcasting Corp Improvements in oscillator synchronisation circuits
JPS50119520A (ko) * 1974-03-02 1975-09-19
JPS51150228A (en) * 1975-06-19 1976-12-23 Victor Co Of Japan Ltd Horizontal afc circuit
US4144544A (en) * 1977-12-19 1979-03-13 Rca Corporation Television horizontal oscillator frequency control arrangement for use with tape recorder
JPS5514594A (en) * 1978-07-18 1980-02-01 Sanyo Electric Co Ltd Read-in pulse generation circuit for reproduced output
GB2050730B (en) * 1979-05-09 1983-06-15 Rca Corp Television horizontal oscillator synchronizing phase detector
US4245251A (en) * 1979-05-09 1981-01-13 Rca Corporation AFPC Phase detector with no output from alternate sync pulses
US4251833A (en) * 1979-05-09 1981-02-17 Rca Corporation Television horizontal AFPC with phase detector driven at twice the horizontal frequency
DE2931758A1 (de) * 1979-08-04 1981-02-19 Philips Patentverwaltung Schaltungsanordnung zum synchronisieren eines oszillators gegenueber einem fernsehsignal
JPS5935218B2 (ja) * 1979-12-29 1984-08-27 クラリオン株式会社 Ｐｌｌ回路
JPS57140034A (en) * 1981-02-24 1982-08-30 Nec Corp Phase synchronizing oscillator
US4467359A (en) * 1982-04-15 1984-08-21 Sanyo Electric Co., Ltd. Horizontal synchronizing circuit
JPS60134564A (ja) * 1983-12-21 1985-07-17 Matsushita Electric Ind Co Ltd 水平ａｆｃ回路

Also Published As

Publication number Publication date
JPH084323B2 (ja) 1996-01-17
JPS62159981A (ja) 1987-07-15
US4660080A (en) 1987-04-21
KR870006771A (ko) 1987-07-14
DE3644018C2 (de) 1996-04-18
DE3644018A1 (de) 1987-06-25

Similar Documents

Publication Publication Date Title
KR960001759B1 (ko) 반복적인 출력신호를 발생하는 비데오 장치용 동기회로
US4228462A (en) Line oscillator synchronizing circuit
KR100265503B1 (ko) 동기입력신호주파수와수평스캔주파수를동기시키는데사용되는위상동기루프를갖는비디오디스플레이장치
US5146336A (en) Sync control for video overlay
JP2511917B2 (ja) 映像表示装置
KR970005217B1 (ko) 텔레비젼 편향 장치
JPS6123708B2 (ko)
EP0180450B1 (en) Television display apparatus having character generator with non-line-locked clock
US5608462A (en) Synchronizing arrangement including a gate circuit and a window circuit for determining the occurrence of output pulses
JP3737838B2 (ja) 同期回路
US5912714A (en) Clock generator for a video signal processing apparatus
US4977445A (en) Sync-signal reproducing circuit for use in television receiver
US4737691A (en) Television apparatus for generating a phase modulated deflection current
JP2880187B2 (ja) デジタルテレビジョン受像機
FI104775B (fi) Tahdistettu vaakapyyhkäisy vaakataajuuden monikerroilla
JP3244437B2 (ja) クロック発生回路および方法
KR920005658B1 (ko) 영상신호의 수평동기신호를 이용한 기준신호의 주파수 안정화 회로
JP2794693B2 (ja) 水平偏向回路
KR0137166B1 (ko) 비디오 디스플레이 장치
WO1995027366A1 (en) Phase-locked sync stripper
EP0242123A2 (en) Television deflection apparatus
JP2877683B2 (ja) ビデオカメラの外部同期方法
KR100207633B1 (ko) 위상동기루프회로
JP2713988B2 (ja) 水平ａｆｃ回路
JP2590871B2 (ja) テレビジヨン受像機の水平回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030204

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee