KR950702078A - 제곱교환 아퀴텍쳐(Square switching architecture) - Google Patents

제곱교환 아퀴텍쳐(Square switching architecture)

Info

Publication number
KR950702078A
KR950702078A KR1019940704374A KR19940704374A KR950702078A KR 950702078 A KR950702078 A KR 950702078A KR 1019940704374 A KR1019940704374 A KR 1019940704374A KR 19940704374 A KR19940704374 A KR 19940704374A KR 950702078 A KR950702078 A KR 950702078A
Authority
KR
South Korea
Prior art keywords
output
buffer
input
link
buffers
Prior art date
Application number
KR1019940704374A
Other languages
English (en)
Other versions
KR100253517B1 (ko
Inventor
스테판 산딘 롤프
아르비드 마틴 룽버그 퍼
Original Assignee
에르링 블롬메, 타게 뢰브그렌
테레포오낙티이에보라겟 엘엠 엘리크썬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에르링 블롬메, 타게 뢰브그렌, 테레포오낙티이에보라겟 엘엠 엘리크썬 filed Critical 에르링 블롬메, 타게 뢰브그렌
Publication of KR950702078A publication Critical patent/KR950702078A/ko
Application granted granted Critical
Publication of KR100253517B1 publication Critical patent/KR100253517B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 서로 교차하는 입력 및 출력 교환링크의 크로스네트워크를 포함하는 스위치아퀴텍쳐를 지닌 패킷교환기에 관한 것이다. 출력교환링크는 다수의 트리구조를 형성하며, 각각의 트리구조는 패킷이 입력링크에서 들어오는 다수의중간기억버펴(34)를 포함하는 상부버퍼링레벨과, 상부버퍼링레벨의 두개 이상의 중간기억버퍼의 컨텍트를 수용하도록 접속된 하나이상의 출력버퍼(42)를 지닌 하부버퍼링레벨을 포함한다. 그리고 이의 출력이 문제의 출력링크의 출력을 형성한다.

Description

제곱교환 아퀴텍쳐(Square switching architecture)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 패킷스위치의 회로도,
제4도는 제3도를 따르며, 교환기의 칼럼중 하나의트리구조의 스위치의상세도,
제5도는 제3도의 트리구조의도면.

Claims (8)

  1. 서로 교차하는 입력 및 출력 교환링크의 크로스네트워크를 포함하는 교환아퀴텍쳐를 지닌 패킷교환기에 있어서, 상기 출력교환링크는 다수의 트리구조를 형성하면,각각의 이 트리구조는 패킷이 상기입력링크에서 들어가는 다수의 중간기억버퍼(34)를 포함하는 상부버퍼링레벨과, 기부버퍼링레벨의 두개 이상의 상기 중간기억버퍼에서 컨택트(내용물)를 수용하기위해 접속된 하나이상의 출럭버퍼(42)를 지닌 하부버퍼링레벨을 포함하며, 상기 버퍼의 출력은 의심되는 상기 출력링크의 출력을 형성하는 것을 특징으로 하는 패킷스위치.
  2. 제1항 에있어서, 상기 출력버퍼(42)와 상기 상부버퍼링 레벨의 상기 중간 기억버퍼(34)사이의 접속은 또 다른 중간기억버퍼(36), (38)을 진닌 하나 이상의 중간레벨을 경유해 통과하는 것을 특징으로 하는 패킷스위치.
  3. 제1항 또는 제2항에 있어서, 상기 상부 버퍼링 레벨의 버퍼(48)는 다수의 두개 이상의 출력링크로 의도된 패킷을 수용하도록 각각 접속되어 있으며, 이에 상응하는 출력버퍼(52)가 이들 출력링크에 대해 디멀티플렉싱유닛(56)이 배열된 것을 특징으로 하는 패킷교환기.
  4. 제1항 또는 제2항에 있어서, 입력이 평행하게 배열된 두개이상의 매트릭스 모듈(20), (22)의 입력증에 분배되고, 출력링크의 각각의 출력은 각각의 출력은 매트릭스모듈의 모든 입력이 공통으로 접속된 상기 상부 버퍼링레벨의 중간버퍼(34)의 출력이 또 다른 공통버퍼(36), (38)에 접속되는 것을 특징으로 하는 패킷교환기.
  5. 제4항에 있어서, 상기 또다른 버퍼(42)의 출력은 후의 각각의 출력을 위해 스위치의 공통출력버퍼(46)에 접속된 것을 특징으로 하는 패킷교환기.
  6. 제1항 또는 제2항에 있어서, 교환기의 교환기능은 두개형태의 다수의 기능 유닛사이에 분배되며, 즉 한편으로는 크로스포인트 유닛 (62)은 기억버퍼(62)를 포함하며, 다른 한편으로는 상기 입력유닛과 하나이상의 크로스포인트유닛 사이의 전송특성관점에서 포멧을 간단한 내부포멧으로 변환시키는 것을 특징으로 하는 패킷교환기.
  7. 제6항에 있어서, 상기 입력유닛(60)은 직렬비트스트림의 병렬포멧변환, 입력링크로 부터 비트스트림의 위상위치재생, 피킷제한회복 및 이들의 위상위치의 조절기능을 지니므로 이들 기능이 다음 버퍼에서 완벽한워드로 되는 것을 특징으로 하는 패킷교환기.
  8. 제6항 또는 제7항에 있어서, 상기 설계는 다수의 입력 및 출력링크유닛을 지니되, 각각의 입력유닛과 다수의 크로스포인트유닛은 직렬로 배열되고, 상기 입력링크유닛의 상기 기억버퍼는 상기 상부버퍼레벨 중간 기억버퍼를 형성하며, 상기 출력링크유닛의 상기 기억버퍼는 상기 하부버퍼레벨 출력버퍼를 형성하는 것을 특징으로 하는 패킷교환기.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019940704374A 1992-06-01 1993-05-27 스위칭 아키텍쳐를 갖는 패킷 스위치 KR100253517B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9201697A SE515177C2 (sv) 1992-06-01 1992-06-01 Kvadratisk väljararkitektur
SE9201697-1 1992-06-01
PCT/SE1993/000474 WO1993025032A1 (en) 1992-06-01 1993-05-27 Square switching architecture

Publications (2)

Publication Number Publication Date
KR950702078A true KR950702078A (ko) 1995-05-17
KR100253517B1 KR100253517B1 (ko) 2000-04-15

Family

ID=20386389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940704374A KR100253517B1 (ko) 1992-06-01 1993-05-27 스위칭 아키텍쳐를 갖는 패킷 스위치

Country Status (11)

Country Link
US (1) US5471468A (ko)
EP (1) EP0717901B1 (ko)
KR (1) KR100253517B1 (ko)
CN (1) CN1081054A (ko)
AU (1) AU670442B2 (ko)
BR (1) BR9306457A (ko)
DE (1) DE69333739T2 (ko)
FI (1) FI945646A (ko)
MX (1) MX9303190A (ko)
SE (1) SE515177C2 (ko)
WO (1) WO1993025032A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862128A (en) * 1995-12-29 1999-01-19 Gte Laboratories Inc Merged buffer signal switch
US5813040A (en) * 1995-12-29 1998-09-22 Gte Laboratories Inc Write controller for a CAM-based switch with lineraly searchable memory utilizing hardware-encoded status tags to indicate avaliablity of each memory location for writing
US5774463A (en) * 1995-12-29 1998-06-30 Gte Laboratories Incorporated Switching matrix with contention arbitration
US5872787A (en) * 1996-05-15 1999-02-16 Gte Laboratories Incorporated Distributed switch buffer utilizing cascaded modular switch chips
US6018523A (en) * 1997-10-22 2000-01-25 Lucent Technologies, Inc. Switching networks having improved layouts
US6360281B1 (en) * 1998-05-29 2002-03-19 3Com Corporation System and method for communicating with a serial communications device using multiple virtual ports
US6067267A (en) * 1998-08-12 2000-05-23 Toshiba America Electronic Components, Inc. Four-way interleaved FIFO architecture with look ahead conditional decoder for PCI applications
SE518427C2 (sv) 2000-01-21 2002-10-08 Gunnar Karlsson Förfarande och anordning för multiplexering av dataflöden
FR2832823A1 (fr) * 2001-11-23 2003-05-30 Koninkl Philips Electronics Nv Dispositif de commutation muni de moyens de tests integres

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE754135A (fr) * 1969-10-17 1970-12-31 Burroughs Corp Circuit selecteur a grande vitesse
US4165497A (en) * 1977-11-11 1979-08-21 Aiken Industries Inc. Wideband RF switching matrix
US4470139A (en) * 1981-12-28 1984-09-04 Northern Telecom Limited Switching network for use in a time division multiplex system
US4754451A (en) * 1986-08-06 1988-06-28 American Telephone And Telegraph Company, At&T Bell Laboratories N-by-N "knockout" switch for a high-performance packet switching system with variable length packets
US4817082A (en) * 1987-03-09 1989-03-28 American Telephone And Telegraph Company, At&T Bell Laboratories Crosspoint switching system using control rings with fast token circulation
CA1292054C (en) * 1987-05-15 1991-11-12 Hitachi, Ltd. Packet switching equipment and a packet switching method for controlling packet switched networks
JPH0683261B2 (ja) * 1987-05-26 1994-10-19 富士通株式会社 ヘッダ駆動形パケット交換機
DE3742748A1 (de) * 1987-12-17 1989-07-06 Philips Patentverwaltung Koppelfeld und koppelfeldsteuerung fuer einen vermittlungsknoten eines breitband-vermittlungssystems
DE3742941A1 (de) * 1987-12-18 1989-07-06 Standard Elektrik Lorenz Ag Einrichtungen zur paketvermittlung
SE462361B (sv) * 1988-03-30 1990-06-11 Ellemtel Utvecklings Ab Paketdatavaeljare
DE58907294D1 (de) * 1988-12-23 1994-04-28 Siemens Ag Modular erweiterbares digitales einstufiges Koppelnetz in ATM (Asynchronous Transfer Mode) -Technik für eine schnelle paketvermittelte Informationsübertragung.
JPH0758963B2 (ja) * 1989-01-27 1995-06-21 日本電気株式会社 セル交換装置
US4970507A (en) * 1989-03-17 1990-11-13 Gte Laboratories Incorporated Broadband switching matrix for delay equalization and elimination of inversion
US5278548A (en) * 1991-04-11 1994-01-11 The United States Of America As Represented By The Secretary Of The Navy Buffered feedthrough crossbar switch

Also Published As

Publication number Publication date
EP0717901B1 (en) 2005-01-12
FI945646A0 (fi) 1994-11-30
MX9303190A (es) 1994-01-31
SE515177C2 (sv) 2001-06-25
AU670442B2 (en) 1996-07-18
SE9201697D0 (sv) 1992-06-01
DE69333739T2 (de) 2005-12-01
FI945646A (fi) 1994-11-30
KR100253517B1 (ko) 2000-04-15
AU4365093A (en) 1993-12-30
EP0717901A1 (en) 1996-06-26
DE69333739D1 (de) 2005-02-17
WO1993025032A1 (en) 1993-12-09
US5471468A (en) 1995-11-28
SE9201697L (sv) 1993-12-02
BR9306457A (pt) 1998-06-30
CN1081054A (zh) 1994-01-19

Similar Documents

Publication Publication Date Title
KR960039744A (ko) 멀티캐스트 atm 교환기 및 그 멀티캐스트 경합 조정 방법
KR920006997A (ko) 용장회로(冗長回路)
KR930024351A (ko) 교차연결 통신 네트워크용 연결 경로의 선택 방법 및 시스템
WO1998002998A3 (en) Scalable switching network
CA2342111A1 (en) Strictly non-blocking optical switch core having optimized switching architecture based on reciprocity conditions
ES2088944T3 (es) Procedimiento para restablecer la secuencia de celulas originales, en particular para un conmutador atm, asi como una unidad de salida para dicho conmutador.
US6567576B2 (en) Optical switch matrix with failure protection
AU617231B2 (en) Modular expandable digital single-stage switching network in atm (asynchronous transfer mode) technology for a fast packet-switched transmission of information
KR950702078A (ko) 제곱교환 아퀴텍쳐(Square switching architecture)
KR920008773A (ko) 반도체 기억장치
DE68918981T2 (de) Asynchrones Zeitmultiplexnetzwerk.
KR930003159A (ko) 반도체 기억장치
EP0086634B1 (en) Memory circuitry for use in a digital time division switching system
US3593295A (en) Rearrangeable switching network
US4245214A (en) Switching matrix
CA2041202C (en) Digital communications network with unlimited channel expandability
US5986572A (en) Telecommunications switches
US4186277A (en) Time division multiplex telecommunications switching network
WO1988006764A3 (en) Massively parallel array processing system
KR970049712A (ko) 다중 프로세서 시스템을 위한 논블록킹 결함허용 감마 연결망
KR960027803A (ko) 출력버퍼형 비동기 전송방식(atm) 스위치
JP2557873B2 (ja) 自己ル−チング通話路
KR100233235B1 (ko) 블럭킹이없는다단시간-공간-시간스위치
KR0150622B1 (ko) 대용량화에 적합한 비동기 전송모드 스위칭 시스템
KR930024349A (ko) 교차연결 통신 매트릭스용 치적의 재배열 시퀀스를 선택하는 방법 및 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee