KR930024349A - 교차연결 통신 매트릭스용 치적의 재배열 시퀀스를 선택하는 방법 및 시스템 - Google Patents

Abstract

본 발명은 통신 매트릭스이 입력 스테이지 스위치를 나타내는 제1 디멘젼 및 통신 매트릭스의 출력 스테이지 스위치를 나타내는 제2 디멘젼을 갖고 제1디멘젼과 제2디멘젼의 교차를 각각 나타내고 통신 매트릭스를 통한 가능한 센터 스테이지 스위치 연결을 나타내는 셀을 갖는 정방형 매트릭스에 의해 통신 매트릭스틀 나타내는 재배열 가능 블록화 통신 매트릭스를 통하여 입력 게이트를 출력 게이트에 연결하도록 최소 재배열 수를 결정하는 방법 및 시스템에 관한 것이다. 본 발명의 방법 및 시스템은 제1디멘젼과 제2디멘젼에 의하여 통신 매트릭스의 블록화 센터 스테이지 스위치를 식별하고, 센터 스테이지 스위치중 하나는 블록화 센터 스테이지 스위치와 동일한 출력 스테이지 스위치를 갖지 않고 다른 하나는 블록화 센터 스테이지 스위치와 동일한 입력 스테이지 스위치를 갖지 않는 센터 스테이지 스위치 쌍을 식별한다. 병행하여, 제1센터 스테이지 스위치를 사용하는 통신 매트릭스를 통한 재배열 시퀀스에 필요한 재배열 단계의 수, 그 다음 다른 센터 스테이지 스위치를 사용하는 재배열 시퀀스에 대한 재배열 단계의 수가 결정된다. 그리고 보다 적은 재배열 단계의 수를 요구하는 재배열 시퀀스를 첫째로 결정할때 이들 수결정 기능을 종료한다.

Description

교차연결 통신 매트릭스용 치적의 재배열 시퀀스를 선택하는 방법 및 시스템

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 3-스테이지 스페이스 매트릭스(SSS)가 삽입된 5-스테이지 연결네트워크(TSSST)를 나타낸 도면, 제3도는 N(m,n,r)가지의 경우로 일반화된 3-스테이지 연결 네트워크를 나타낸 도면, 제15도는 바람직한 실시 예의 단순화된 스페이스 영역의 예를 나타낸 도면.

Claims (6)

1. 재배열 가능 블록화 통신 매트릭스를 통하여 입력 게이트를 출력 게이트에 연결하기 위해 최소의 재배열 수를 결정하는 방법에 있어서, 통신 매트릭스의 복수의 입력 스테이지 스위치를 나타내는 제1디멘젼과 통신 매트릭스의 복수의 출력 스테이지 스위치를 나타내는 제2디멘젼을 갖는 어레이로서, 상기 제1디멘젼과 상기 제2디멘젼과의 교차를 각각 나타내고 통신 매트릭스를 통하여 가능한 센터 스테이지 스위치 연결을 각각 나타내는 복수의 셀을 갖는 어레이에 의해 통신 매트릭스를 나타내는 단계와, 상기 제1디멘젼과 상기 제2디멘젼에 의해 통신 매트릭스의 블록화 센터 스테이지 스위치를 식별하는 단계와, 상기 블록화 센터 스테이지 스위치와 동일한 출력 스테이지 스위치에 관련이 없는 제1센터 스테이지 스위치 및 상기 록화 센터 스테이지 스위치와 동일한 입력 스테이지 스위치에 관련이 없는 제2센터 스테이지 스위치를 포함한 한쌍의 센터 스테이지 스위치를 식별하는 단계와, 첫째로 상기 센터 스테이지 스위치를 사용함으로써 상기 입력 스위치로 부터 상기 출력 스위치까지 통신 매트릭스를 통하는 제1재배열 시퀀스 및 첫째로 상기 제2센터 스테이지 스위치를 사용함으로써 상기 입력 스위치로부터 상기 출력 스위치까지 통신 매트릭스를 통하여 제2재배열 시퀀스에 필요한 재배열 단계의 수틀 병렬로 결정하는 단계와, 상기 제1재배열 시퀀스와 상기 제2재배열 시퀀스중 보다 짧은 시퀀스를 우선 결정할때 상기 결정하는 단계를 종료하는 단계를 포함하는 것을 특징으로 하는 최소의 재배열 수를 결정하는 방법.
2. 재배열 가능 블록화통신 매트릭스를 통하여 입력 게이트를 출력게이트에 연결하기 위해 최소의 재배열 수를 결정하는 시스템에 있어서, 통신 매트릭스의 복수의 입력 스테이지 스위치를 나타내는 제1디멘젼과 통신 매트릭스의 복수의 출력 스테이지 스위치를 나타내는 제2디멘젼을 갖는 어레이로서, 상기 제1디멘젼과 상기 제2디멘젼의 교차를 각각 나타내고 통신 매트릭스를 통하여 가능한 센터 스테이지 스위치 연결을 각각 나타내는 복수의 셀을 가지며 통신 매트릭스를 나타내는 어레이와, 상기 제1디멘젼과 상기 제2디멘젼에 의해 통신 매트릭스의 블록화 센터 스테이지 스위치를 식별하는 수단과, 상기 블록과 센터 스테이지 스위치와 동일한 출력 스테이지 스위치에 관련이 없는 제1센터 스테이지 스위치 및 상기 블록화 센터 스테이지 스위치와 동일한 입력 스테이지 스위치에 관련이 없는 제2센터 스테이지 스위치를 포함하는 한쌍의 센터 스테이지 스위치와, 첫째로 상기 제1센터 스테이지 스위치를 사용함으로써 상기 입력 스위치로 부터 상기 출력 스위치까지 통신 매트릭스를 통하는 제1재배열 시퀀스 및 첫째로 상기 제2센터 스테이지 스위치를 사용함으로써 상기 입력 스위치로 부터 상기 출력 스위치까지 통신 매트릭스를 통하여 제2재배열 시퀀스에 필요한 재배열 단계의 수를 병렬로 결정하는 결정 수단과, 상기 제1재배열 시퀀스와 상기 제2재배열 시퀀스중 보다 짧은 시퀀스를 우선 결정할때 상기 결정 수단의 동작을 종료하는 종료 수단을 포함하는 것을 특징으로 하는 최소의 재배열 수를 결정하는 시스템.
3. 재배열 가능 블록화 통신 매트릭스를 통하여 입력 게이트를 출력 게이트에 연결하기 위해 최소의 재배열 수를 결정하는 방법에 있어서, 통신 매트릭스의 복수의 입력 스테이지 스위치를 나타내는 복수의 행과 통신 매트릭스의 복수의 출력 스테이지 스위치를 나타내는 복수의 열을 갖는 정방형 매트릭스로서, 상기 행과 상기 열의 교차를 각각 나타내고 통신 매트릭스를 통하여 가능한 센터 스테이지 스위치 연결을 각각 나타내는 복수의 셀을 갖는 정방형 매트릭스에 의해 통신 매트릭스를 나타내는 단계와, 상기 행과 상기 열에 의하여 통신 매트릭스의 블록화 센터 스테이지 스위치를 식별하는 단계와, 상기 행 및 상기 열에 의하여 상기 블록화센터 스테이지 스위치와 동일한 출력 스테이지 스위치에 관련이 없는 제1센터 스테이지 스위치 및 상기 블록화센터 스테이지 스위치와 동일한 입력 스테이지 스위치에 관련이 없는 제2센터 스테이지 스위치를 포함하는 한쌍의 센터 스테이지 스위치를 식별하는 단계와, 상기 제1센터 스테이지 스위치를 첫째로 사용하기 위해 상기 정방형 매트릭스를 통하여 복수의 단계에 의해 상기 입력 스위치로 부터 상기 출력 스위치까지 통신 매트릭스를 통하여 제1재배열 시퀀스 및 상기 제2센터 스테이지 스위치를 첫째로 사용하기 위해 상기 입력 스위치로 부터 상기 출력 스위치까지 통신 매트릭스를 통하는 제2재배열 시퀀스에 필요한 재배열 단계의 수를 병렬로 결정하는 단계와, 상기 정방형 매트릭스를 통하여 보다 적은 단계의 수에 의해 결정되는 바와같이 상기 제1재배열 시퀀스와 상기 제2재배열 시퀀스중 보다 적은 시퀀스를 우선 결정할때 상기 결정 단계를 종료하는 단계를 포함하는 것을 특징으로 하는 최소의 재배열 수를 결정하는 방법.
4. 재배열 가능 블록화 통신 매트릭스를 통하여 입력 게이트를 출력 게이트에 연결하기 위하여 최소 재배열 수를 결정하는 시스템에 있어서, 통신 매트릭스이 복수의 입력 스테이지 스위치를 나타내는 복수의 행과 통신 매트릭스의 복수의 출력 스테이지 스위치를 나타내는 복수의 열을 갖는 정방형 매트릭스로서, 상기 행과 상기 열의 교차를 각각 나타내고 통신 매트릭스를 통하여 가능한 센터 스테에지 스위치 연결을 각각 나타내는 복수의 셀을 가지며, 통신 매트릭스를 나타내는 정방형 매트릭스와, 상기 행 및 상기 열에 의하여 통신 매트릭스의 전용 센터 스테이지 스위치를 통하는 연결을 설정함으로써 블록화 센터 스테이지 스위치를 식별하는 수단과, 상기 블록화 센터 스테이지 스위치와 동일한 출력 스테이지 스위치에 관련이 없는 제1센터 스테이지 스위치 및 상기 블록화 센터 스테이지 스위치와 동일한 입력 스테이지 스위치에 관련이 없는 제2센터 스테이지 스위치를 포함하고 상기 행 및 상기 열에 의해 식별되는 한쌍의 센터 스테이지 스위치와, 첫째로 상기 제1센터 스테이지 스위치를 사용하고 그 다음 상기 입력 스위치로 부터 상기 제2센터 스테이지 스위치를 첫째로 사용하는 상기 출력 스위치까지 통신 매트릭스를 통하는 제2재배열 시퀀스를 사용하기 위하여 상기 정방형 매트릭스를 통하는 복수의 단계에 의해 상기 입력 스위치로 부터 상기 출력 스위치까지 통신 매트릭시를 통하는 재배열 시퀀스에 필요한 재배열 단계의 수를 병렬로 결정하는 결정 수단과, 상기 제1재배열 시퀀스와 상기 제2재배 시퀀스중 보다 짧은 시퀀스를 상기 정방형 매트릭스를 통하여 보다적은 단계의 수에 의해 우선 결정할때 상기 결정 수단의 동작을 종료하는 종료 수단을 포함하는 것을 특징으로 하는 최소의 재배열 수를 결정하는 시스템.
5. 재배열 가능 블록화 통신 매트릭스를 통하여 입력 게이트를 출력 게이트에 연결하기 위한 최소 재배열 수를 결정하는 방법에 있어서, 통신 매트릭스의 복수의 입력 스테이지를 나타내는 제1디멘젼 및 통신 매트릭스의 복수의 출력 스테이지 스위치를 나타내는 제2디멘젼을 갖는 어레이로서, 상기 제1디멘젼과 상기 제2디멘젼의 교차를 각각 나타내고 통신 매트릭시를 통한 가능한 센터 스테이지 스위치 연결을 각각 나타내는 복수의 셀을 갖는 어레이에 의해 통신 매트릭스를 나타내는 단계와; 상기 제1디멘젼과 상기 제2디멘젼에 의하여 통신 매트릭스의 재배열 가능 블록화 센터 스테이지 스위치를 식별하는 단계와, 상기 블록화 센터 스테이지 스위치와 동일한 출력 스테이지 스위치에 관련이 없는 상기 제1센터 스테이지 스위치 및 상기 블록화 센터 스테이지 스위치와 동일한 입력 스테이지에 관련이 없는 제2센터 스테이지 스위치를 포함하는 한쌍의 센터 스테이지 스위치를 식별하는 단계와, 첫째로 상기 제1센터 스테이지 스위치를 사용함에 의해 상기 입력 스위치로 부터 상기 출력 스위치까지 통신 매트릭스를 통하는 제1재배열 시퀀스 및 첫째로 상기 제2센터 스테이지 스위치를 사용함에 의해 상기 입력 스위치로부터 상기 스위치까지 통신 매트릭스를 통하는 제2재배열 시퀀스에 필요한 재배열 단계의 수를 상기 쌍 각각에 대해 병렬로 결정하는 단계와, 상기 제1재배열 시퀀스 및 상기 재2재배열 시퀀스증 보다 짧은 시퀀스를 우선 결정할때 상기 결정 단계를 종료하는 단계를 포함하는 것을 특징으로 하는 최소의 재배열 수를 결정하는 방법.
6. 재배열 가능 블록화 통신 매트릭스를 통하여 입력 게이트를 출력 게이트에 연결하기 위한 최소의 재배열 수를 결정하는 시스템에 있어서, 통신 매트릭스의 복수의 입력 스테이지 스위치를 나타내는 제1디멘젼 및 통신 매트릭스의 복수의 출력 스테이지를 나타내는 제2디멘젼을 갖는 어레이로서, 상기 제1디멘젼과 상기 제2디멘젼의 교차를 각각 나타내고 통신 매트릭스를 통한 가능한 센터 스테이지 스위치 연결을 각각 나타내며 통신 매트릭스를 나타내는 어레이와, 상기 제1디멘젼과 상기 제2디멘젼에 의하여 통신 매트릭스의 전용센터 스테이지 스위치를 통하는 연결을 나타냄으로써 재배열 가능한 블록화 센터 스테이지 스위치를 식별하는 수단과, 상기 블록화 센터 스테이지 스위치와 동일한 스테이지 스위치에 관련이 없는 제1센터 스테이지 스위치 및 상기 블록화센터 스테이지 스위치와 동일한 입력 스테이지 스위치에 관련이 없는 제2센터 스테이지 스위치를 포함하는 한쌍의 센터 스테이지 스위치와, 첫째로 상기 제1센터 스테이지 스위치를 사용함에 의해 상기 입력 스위치로 부터 상기 출력 스위치까지 통신 매트릭스를 통하는 제1재배열 시퀀스 및 첫째로 상기 제2센터 스테이지 스위치를 사용함에 의해 상기 입력 스위치로 부터 상기 출력 스위치까지 통신 매트릭스를 통하는 제2재배열 시퀀스에 필요한 재배열 단계의 수를, 상기 쌍 각각에 대해 병렬로 결정하는 결정 수단과, 상기 제1재배열 시퀀스와 상기 제2재배열 시퀀스중 보다 짧은 시퀀스를 우선 결정할때 상기 결정 수단의 동작을 종료하는 종료 수단을 포함하는 것을 특징으로 하는 최소의 재배열 수를 결정하는 시스템.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.