KR950033812A - 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로 - Google Patents

산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로 Download PDF

Info

Publication number
KR950033812A
KR950033812A KR1019940010095A KR19940010095A KR950033812A KR 950033812 A KR950033812 A KR 950033812A KR 1019940010095 A KR1019940010095 A KR 1019940010095A KR 19940010095 A KR19940010095 A KR 19940010095A KR 950033812 A KR950033812 A KR 950033812A
Authority
KR
South Korea
Prior art keywords
arithmetic logic
bus
data
circuit
input terminal
Prior art date
Application number
KR1019940010095A
Other languages
English (en)
Other versions
KR970002394B1 (ko
Inventor
이방원
임영헌
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940010095A priority Critical patent/KR970002394B1/ko
Priority to SG1995000405A priority patent/SG33361A1/en
Priority to US08/435,315 priority patent/US5636154A/en
Priority to JP7109379A priority patent/JPH07311680A/ja
Priority to EP95303114A priority patent/EP0682308A1/en
Priority to CN95105476A priority patent/CN1093285C/zh
Publication of KR950033812A publication Critical patent/KR950033812A/ko
Application granted granted Critical
Publication of KR970002394B1 publication Critical patent/KR970002394B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 산술논리 연산장치와 다중 가산기들 사이의 데이타 전송회로를 공개한다. 그 회로는 두수를 입력하여 산술 논리 연산을 수행하기 위한 산술 논리 연산회로, 상기 산술 논리 연산회로를 통하여 입력되는 데이타를 가산하기 위한 가산회로, 상기 산술 논리 연산회로와 상기 가산회로 사이의 데이타의 전송을 위한 제1버스, 상기 제1버스와 각각 연결되고 상기 제1버스로 부터의 데이타의 전송을 제어하기 위한 제1스위치들, 상기 제1스위치들을 통하여 입력되는 신호를 각각 입력하여 가산하기 위한 복수개의 가산회로들, 상기 복수개의 가산회로들의 출력신호를 상기 산술 논리 연산회로의 하나의 입력단자로 인가하기 위한 제2버스, 상기 복수개의 가산회로들의 출력신호를 상기 산술 논리 연산회로의 다른 하나의 입력단자로 인가하기 위한 제3버스, 상기 제2버스로부터 상기 산술 논리 연산회로의 하나의 입력단자로 데이타의 전송을 제어하기 위한 제2스위치, 상기 제3버스로부터 상기 산술 논리 연산회로의 다른 하나의 입력단자로의 데이타의 전송을 제어하기 위한 제3스위치로 구성되어 있다. 따라서, 산술 논리 연산장치와 다중 가산기 사이의 데이타 전송이 가능하게 된다.

Description

산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 산술 논리 연산장치와 다중 가산기들의 데이타 전송회로의 회로도이다.

Claims (4)

  1. 두수를 입력하여 산술 논리 연산을 수행하기 위한 산술 논리 연산수단; 상기 산술 논리 연산수단을 통하여 입력되는 데이타를 가산하기 위한 가산수단; 상기 산술 논리 연산수단과 상기 가산수단 사이의 데이타의 전송을 위한 제1버스; 상기 제1버스와 각각 연결되고 상기 제1버스로 부터의 데이타의 전송을 제어하기 위한 제1스위치 수단들; 상기 제1스위치 수단들을 통하여 입력되는 신호를 각각 입력하여 가산하기 위한 복수개의 가산수단들; 상기 복수개의 가산수단들의 출력신호를 상기 산술논리 연산 수단의 하나의 입력단자로 인가하기 위한 제2버스; 상기 복수개의 가산수단들의 출력신호를 상기 산술 논리 연산수단의 다른 하나의 입력단자로 인가하기 위한 제3버스; 상기 제2버스로부터 상기 산술 논리 연산수단의 하나의 입력단자로 데이타의 전송을 제어하기 위한 제2스위치 수단; 상기 제3버스로부터 상기 산술 논리 연산수단으로의 다른 하나의 입력단자로의 데이타의 전송을 제어하기 위한 제3스위치 수단을 구비한 것을 특징으로 하는 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로.
  2. 제1항에 있어서, 상기 제1스위칭 수단은 CMOS전송 게이트로 구성된 것을 특징으로 하는 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로.
  3. 제1항에 있어서, 상기 제2스위칭 수단은 CMOS전송 게이트로 구성된 것을 특징으로 하는 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로.
  4. 제1항에 있어서, 상기 제3스위칭 수단은 CMOS전송 게이트로 구성된 것을 특징으로 하는 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940010095A 1994-05-09 1994-05-09 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로 KR970002394B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940010095A KR970002394B1 (ko) 1994-05-09 1994-05-09 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로
SG1995000405A SG33361A1 (en) 1994-05-09 1995-05-05 Digital operation unit
US08/435,315 US5636154A (en) 1994-05-09 1995-05-05 Digital operation unit
JP7109379A JPH07311680A (ja) 1994-05-09 1995-05-08 ディジタル演算装置
EP95303114A EP0682308A1 (en) 1994-05-09 1995-05-09 Digital operation unit
CN95105476A CN1093285C (zh) 1994-05-09 1995-05-09 数字运算单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010095A KR970002394B1 (ko) 1994-05-09 1994-05-09 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로

Publications (2)

Publication Number Publication Date
KR950033812A true KR950033812A (ko) 1995-12-26
KR970002394B1 KR970002394B1 (ko) 1997-03-05

Family

ID=19382713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010095A KR970002394B1 (ko) 1994-05-09 1994-05-09 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로

Country Status (5)

Country Link
US (1) US5636154A (ko)
EP (1) EP0682308A1 (ko)
JP (1) JPH07311680A (ko)
KR (1) KR970002394B1 (ko)
CN (1) CN1093285C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967397B2 (en) * 2022-03-31 2024-04-23 Texas Instruments Incorporated Communication system with mixed threshold voltage transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760544A (en) * 1986-06-20 1988-07-26 Plessey Overseas Limited Arithmetic logic and shift device
KR920006283B1 (ko) * 1988-02-19 1992-08-03 미쯔비시덴끼 가부시끼가이샤 디지탈신호 처리방식
US4996661A (en) * 1988-10-05 1991-02-26 United Technologies Corporation Single chip complex floating point numeric processor
JPH03260866A (ja) * 1990-03-12 1991-11-20 Ricoh Co Ltd 統計演算装置
JP3228927B2 (ja) * 1990-09-20 2001-11-12 沖電気工業株式会社 プロセッサエレメント、プロセッシングユニット、プロセッサ、及びその演算処理方法
JPH04177462A (ja) * 1990-11-08 1992-06-24 Koufu Nippon Denki Kk ベクトル総和演算装置

Also Published As

Publication number Publication date
JPH07311680A (ja) 1995-11-28
US5636154A (en) 1997-06-03
EP0682308A1 (en) 1995-11-15
CN1118089A (zh) 1996-03-06
KR970002394B1 (ko) 1997-03-05
CN1093285C (zh) 2002-10-23

Similar Documents

Publication Publication Date Title
KR910010529A (ko) 시프트 레지스터 장치
KR850008017A (ko) Cmos 입출력회로
KR920020862A (ko) 디지탈/아날로그 변환기
KR940022279A (ko) 신호전송방법과 신호전송회로 및 그것을 사용한 정보처리시스템
KR970071218A (ko) 직렬통신포트 전환 회로
KR960009411A (ko) 인터버스 버퍼
KR940012160A (ko) 확장가능한 중앙 처리 장치
KR960042413A (ko) 데이터 처리 시스템
KR950004530A (ko) 집적 반도체 메모리 장치
KR950033812A (ko) 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로
KR950012306B1 (ko) 디지탈 정보전달 버스구조 및 디지탈 정보전달방법
KR960027307A (ko) 멀티플렉서
KR920015738A (ko) 가산회로
KR100248821B1 (ko) 연산논리 장치의 전가산기
KR0134119Y1 (ko) 원칩 마이크로 컴퓨터와 메인 컴퓨터 시스템의 데이터 인터페이스 회로
KR960706226A (ko) 전기 스위칭 어셈블리(electrical switching assembly)
KR930005367A (ko) 잡음제거회로
JPS57136239A (en) Device address switching system
KR940007650A (ko) 마이크로 컴퓨터
KR100223737B1 (ko) 멀티플렉서
SU1603367A1 (ru) Элемент сортировочной сети
KR960016138A (ko) 가용성 지연회로
JPH0422320B2 (ko)
KR940007700A (ko) 마우스 및 키보드의 호환장치
KR940017141A (ko) 모스에프이티를 이용한 멀티락 시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee