JPH03260866A - 統計演算装置 - Google Patents
統計演算装置Info
- Publication number
- JPH03260866A JPH03260866A JP2060580A JP6058090A JPH03260866A JP H03260866 A JPH03260866 A JP H03260866A JP 2060580 A JP2060580 A JP 2060580A JP 6058090 A JP6058090 A JP 6058090A JP H03260866 A JPH03260866 A JP H03260866A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- supplied
- control signal
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 63
- 238000000611 regression analysis Methods 0.000 abstract description 15
- 230000001186 cumulative effect Effects 0.000 abstract description 3
- 239000011159 matrix material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Life Sciences & Earth Sciences (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Evolutionary Biology (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、標本データについての回帰分析を行う統計演
算装置に関する。
算装置に関する。
［従来の技術］
それぞれが偏差を有する複数のデータについて、これら
のデータの推移を表す関数を決定する回帰分析（最小２
乗法）は、上記関数が一次関数の場合には回帰直線、二
次以上のｎ次の場合には回帰曲線を求めることで行なわ
れる。即ち、回帰直線の場合には、下記の正規方程式（
１）、回帰量線、特に二次の回帰曲線においては下記の
方程式（２）において、それぞれ係数α、β、γを算出
することにより、−次間数の場合には、Ｙ−α＋βＸ
にて示される回帰直線関数が、二次関数の場合には、Ｙ
−α＋βχ＋γｘ″ にて示される回帰曲線関数が、そ
れぞれ推定される。
のデータの推移を表す関数を決定する回帰分析（最小２
乗法）は、上記関数が一次関数の場合には回帰直線、二
次以上のｎ次の場合には回帰曲線を求めることで行なわ
れる。即ち、回帰直線の場合には、下記の正規方程式（
１）、回帰量線、特に二次の回帰曲線においては下記の
方程式（２）において、それぞれ係数α、β、γを算出
することにより、−次間数の場合には、Ｙ−α＋βＸ
にて示される回帰直線関数が、二次関数の場合には、Ｙ
−α＋βχ＋γｘ″ にて示される回帰曲線関数が、そ
れぞれ推定される。
但し、Ｘ＝−ΣＸｉ
ｎ
ｘｌ−−ΣＸ１
ＸＹ＝−ＸＸｉＹｉ
供給されるデータが不安定であり、周期的に演算処理済
のデータを出力する処理工程に対して、より安定した出
力データが求められるように制御を行う場合、出力され
たデータをフィードバックし、回帰分析を行うことによ
り出力データの推移を分析し、より最適な制御を行う方
法がある。従来このような回帰分析処理は、マイクロプ
ロセッサにて行っていた。
のデータを出力する処理工程に対して、より安定した出
力データが求められるように制御を行う場合、出力され
たデータをフィードバックし、回帰分析を行うことによ
り出力データの推移を分析し、より最適な制御を行う方
法がある。従来このような回帰分析処理は、マイクロプ
ロセッサにて行っていた。
［発明が解決しようとする課題］
ところがこのような処理工程が非常に短い周期にて処理
されるような場合には、上記の回帰分析を利用した制御
にも高速な制御動作が必要となり、特に回帰分析処理に
関しては実時間の処理が求められる。このような場合、
−次間数直線を求める場合にはまだ処理が複雑でないの
で問題は少ないが、二次以上の関数面線について処理す
る場合には数百ステップ以上の処理が必要となりマイク
ロプロセッサによる実時間処理が不可能であるという問
題点があった。尚、α、β、γの各係数は、具体的には
下記の式（３）ないしく６）にて算出される。
されるような場合には、上記の回帰分析を利用した制御
にも高速な制御動作が必要となり、特に回帰分析処理に
関しては実時間の処理が求められる。このような場合、
−次間数直線を求める場合にはまだ処理が複雑でないの
で問題は少ないが、二次以上の関数面線について処理す
る場合には数百ステップ以上の処理が必要となりマイク
ロプロセッサによる実時間処理が不可能であるという問
題点があった。尚、α、β、γの各係数は、具体的には
下記の式（３）ないしく６）にて算出される。
／Ａ
＝ ｎΣＸ１ΣＸ４＋ΣＸΣＸ！ΣＸ３十ΣＸΣＸ″Σ
ｘ３−（Σｘ″）３ （ΣＸ）雪ΣＸ’−ｎ（ΣＸ’）” ・ （６）本
発明は上述したような問題点を解決するためになされた
もので、標本データ数に対して可変に対応し、実時間に
て回帰分析等の統計演算処理が可能な統計演算装置を提
供することを目的とする。
ｘ３−（Σｘ″）３ （ΣＸ）雪ΣＸ’−ｎ（ΣＸ’）” ・ （６）本
発明は上述したような問題点を解決するためになされた
もので、標本データ数に対して可変に対応し、実時間に
て回帰分析等の統計演算処理が可能な統計演算装置を提
供することを目的とする。
［課題を解決するための手段］
本発明は、供給される標本データに基づき統計演算に必
要なデータの算出を標本データが供給される毎に行う計
算部と、 上記計算部にて算出されたデータをそれぞれ格納する複
数のレジスタと、 上記レジスタより送出されたデータに基づき所望の統計
演算結果を算出する統計演算計算部と、上記計算部、レ
ジスタ、統計演算計算部の動作を制御する制御部と、を
備えたことを特徴とする。
要なデータの算出を標本データが供給される毎に行う計
算部と、 上記計算部にて算出されたデータをそれぞれ格納する複
数のレジスタと、 上記レジスタより送出されたデータに基づき所望の統計
演算結果を算出する統計演算計算部と、上記計算部、レ
ジスタ、統計演算計算部の動作を制御する制御部と、を
備えたことを特徴とする。
［作用１
計算部は、標本データが供給される毎に統計演算に必要
な累積和等のデータの算出を制御部が送出する制御信号
にて行い、そのデータはそれぞれのレジスタに格納され
る。よって、例えば回帰分析を行うに当たり必要とする
標本データが全て供給されるまで演算を停止する必要が
ない。
な累積和等のデータの算出を制御部が送出する制御信号
にて行い、そのデータはそれぞれのレジスタに格納され
る。よって、例えば回帰分析を行うに当たり必要とする
標本データが全て供給されるまで演算を停止する必要が
ない。
このように統計演算に必要なデータが予めレジスタに格
納され、統計演算計算部は、制御部が送出する制御信号
によりレジスタより必要なデータを読み出し所望の統計
演算結果を算出することより、実時間にて回帰分析等の
統計演算処理が可能となるよう作用する。
納され、統計演算計算部は、制御部が送出する制御信号
によりレジスタより必要なデータを読み出し所望の統計
演算結果を算出することより、実時間にて回帰分析等の
統計演算処理が可能となるよう作用する。
［実施例］
第１図に示す本発明の統計演算装置の一実施例は、二次
の回帰分析を行うことが可能な統計演算装置の構成を示
している。本実施例に示す統計演算装置は、レジスタ、
乗算器等の装置より構成されており、本統計演算装置は
例えば、複写機における複写動作部の電圧制御を実行す
るための制御部等に使用される。
の回帰分析を行うことが可能な統計演算装置の構成を示
している。本実施例に示す統計演算装置は、レジスタ、
乗算器等の装置より構成されており、本統計演算装置は
例えば、複写機における複写動作部の電圧制御を実行す
るための制御部等に使用される。
制御用コンピュータ等（不図示）から入力端子Ｃを介し
て供給された、統計演算を行う標本となるデータＸｉを
保持するＸレジスタ１１は、データセレクタ１４に接続
される。同様に、上記制御用コンピュータ等から入力端
子りを介して供給された、統計演算を行う標本となるデ
ータＹｉを保持するＹレジスタ１２は、データセレクタ
１５に接続される。このようなデータセレクタ１４及び
１５には、上記Ｘ ｉ、 Ｙ ｉのデータの他に、定数
１のデータ、後述するレジスタ群１３の出力データ、及
び後述するレジスタ１８の出力データが供給され、デー
タセレクタ１４及び１５はコントローラ２４より供給さ
れる制御信号にていずれかのデータを選択する回路であ
る。
て供給された、統計演算を行う標本となるデータＸｉを
保持するＸレジスタ１１は、データセレクタ１４に接続
される。同様に、上記制御用コンピュータ等から入力端
子りを介して供給された、統計演算を行う標本となるデ
ータＹｉを保持するＹレジスタ１２は、データセレクタ
１５に接続される。このようなデータセレクタ１４及び
１５には、上記Ｘ ｉ、 Ｙ ｉのデータの他に、定数
１のデータ、後述するレジスタ群１３の出力データ、及
び後述するレジスタ１８の出力データが供給され、デー
タセレクタ１４及び１５はコントローラ２４より供給さ
れる制御信号にていずれかのデータを選択する回路であ
る。
コントローラ２４は本統計演算装置の各構成部分の動作
を制御する回路であり、入力端子Ａを介して供給される
モード切替信号にて演算モードを切り替え、又、入力端
子Ｂを介して供給されるコントローラ用クロック信号に
同期して制御信号を送出する。
を制御する回路であり、入力端子Ａを介して供給される
モード切替信号にて演算モードを切り替え、又、入力端
子Ｂを介して供給されるコントローラ用クロック信号に
同期して制御信号を送出する。
データセレクタ１４及び１５の出力端子は、乗算器２０
に接続され、乗算器２０はデータセレクタ１４及び１５
より供給されるデータを乗算する。
に接続され、乗算器２０はデータセレクタ１４及び１５
より供給されるデータを乗算する。
乗算器２０の出力端子は、加減算器２１に接続されると
ともにデータセレクタ１７に接続される。
ともにデータセレクタ１７に接続される。
加減算器２１にはデータセレクタ１６の出力端子が接続
され、加減算器２１は乗算器２０及びデータセレクタ１
６より供給されるデータをコントローラ２４より供給さ
れる制御信号にて加算あるいは減算する回路である。
され、加減算器２１は乗算器２０及びデータセレクタ１
６より供給されるデータをコントローラ２４より供給さ
れる制御信号にて加算あるいは減算する回路である。
データセレクタ１６は、供給される数字Ｏのデータ及び
後述するレジスタ群１３より供給されるデータのいずれ
かをコントローラ２４より供給される制御信号にて選択
する回路である。
後述するレジスタ群１３より供給されるデータのいずれ
かをコントローラ２４より供給される制御信号にて選択
する回路である。
又、データセレクタ１７は、乗算器２０より供給される
データあるいはレジスタ群１３より供給されるデータの
いずれかをコントローラ２４より供給される制御信号に
て選択する回路である。
データあるいはレジスタ群１３より供給されるデータの
いずれかをコントローラ２４より供給される制御信号に
て選択する回路である。
データセレクタ１７の出力端子は、クロック信号、及び
コントローラ２４より制御信号が供給されるレジスタ１
８に接続され、レジスタ１８の出力端子は、上述したよ
うにデータセレクタ１４及び１５に接続される。
コントローラ２４より制御信号が供給されるレジスタ１
８に接続され、レジスタ１８の出力端子は、上述したよ
うにデータセレクタ１４及び１５に接続される。
加減算器２１の出力端子は、レジスタ群１３に接続され
る。レジスタ群１３は、図示するように、上述したデー
タセレクタ１４及び１５、乗算２ｉ！２０、加減算器２
１等を使用し算出される、ΣＸｉ、ΣＸｉ″、ΣＸｉ’
、ｎｌ ワーク、行列Ａ等のそれぞれのデータがそれぞ
れ個別に格納される複数のレジスタが集合したものであ
り、コントローラ２４より供給される制御信号にて、加
減算８２１が送出する計算結果データを所定のレジスタ
に格納するとともに、上記制御信号にて所望のデータを
所定のレジスタより送出する。尚、入力端子Ａ及びＢに
標本データが供給された回数ｎを計数するカウンタ２３
は、レジスタ群１３のｎレジスタ１３ｈに接続される。
る。レジスタ群１３は、図示するように、上述したデー
タセレクタ１４及び１５、乗算２ｉ！２０、加減算器２
１等を使用し算出される、ΣＸｉ、ΣＸｉ″、ΣＸｉ’
、ｎｌ ワーク、行列Ａ等のそれぞれのデータがそれぞ
れ個別に格納される複数のレジスタが集合したものであ
り、コントローラ２４より供給される制御信号にて、加
減算８２１が送出する計算結果データを所定のレジスタ
に格納するとともに、上記制御信号にて所望のデータを
所定のレジスタより送出する。尚、入力端子Ａ及びＢに
標本データが供給された回数ｎを計数するカウンタ２３
は、レジスタ群１３のｎレジスタ１３ｈに接続される。
又、レジスタ群１３にはクロック信号が供給される。
レジスタ群１３の出力端子は、上述したように、データ
セレクタ１４．１５．１６．１７に接続されるとともに
データセレクタ１９に接続される。
セレクタ１４．１５．１６．１７に接続されるとともに
データセレクタ１９に接続される。
さらに、レジスタ群１３の出力端子は、除算器２２を介
してデータセレクタ１９に接続される。
してデータセレクタ１９に接続される。
除算器２２は、コントローラ２４の制御信号にてレジス
タ群１３内の所定のレジスタより送出されたデータを元
に、上述したような回帰直線及び回帰■線の係数である
α、β、γの値を求めるための除算を行う回路である。
タ群１３内の所定のレジスタより送出されたデータを元
に、上述したような回帰直線及び回帰■線の係数である
α、β、γの値を求めるための除算を行う回路である。
データセレクタ１９は、レジスタ群１３のレジスタより
供給されたデータあるいは除算器２２より供給されたデ
ータのいずれかをコントローラ２４より供給される制御
信号にて選択し出力端子２５へ送出する回路である。
供給されたデータあるいは除算器２２より供給されたデ
ータのいずれかをコントローラ２４より供給される制御
信号にて選択し出力端子２５へ送出する回路である。
このように構成される統計演算装置における動作を第２
図を参照し以下に説明する。尚、第２図中（Ａ）ないし
くＨ）について、それぞれ第１図に示す、（Ａ）は入力
端子Ｃに存在するデータ、（Ｂ）は入力端子りに存在す
るデータ、（Ｃ）はデータセレフタ１４が送出している
データ、（Ｄ）はデータセレクタ１５が送出しているデ
ータ、（Ｅ）はレジスタ】８に格納されているデータ、
（Ｆ）はデータセレクタ１６が送出しているデータ、（
Ｇ［ｃ−ｒないしＧ−７］）はレジスタ群１３内の各レ
ジスタに格納されているデータ、（Ｈ）はカウンタ２３
のデータ、をそれぞれ示している。そして各構成部分は
、クロック信号に同期して動作する。
図を参照し以下に説明する。尚、第２図中（Ａ）ないし
くＨ）について、それぞれ第１図に示す、（Ａ）は入力
端子Ｃに存在するデータ、（Ｂ）は入力端子りに存在す
るデータ、（Ｃ）はデータセレフタ１４が送出している
データ、（Ｄ）はデータセレクタ１５が送出しているデ
ータ、（Ｅ）はレジスタ】８に格納されているデータ、
（Ｆ）はデータセレクタ１６が送出しているデータ、（
Ｇ［ｃ−ｒないしＧ−７］）はレジスタ群１３内の各レ
ジスタに格納されているデータ、（Ｈ）はカウンタ２３
のデータ、をそれぞれ示している。そして各構成部分は
、クロック信号に同期して動作する。
まず一つ目の標本データとして、入力端子ＣにＸＩが供
給され、入力端子りにＹ、が不図示の制御用コンピュー
タ等より供給される。
給され、入力端子りにＹ、が不図示の制御用コンピュー
タ等より供給される。
１番目のクロック信号にて、まず１つ目の標本データと
して、入力端子ＣよりＸｌを取り込み、Ｘレジスタ１１
にこれを格納する。同様に入力端子りよりＹｌを取り込
み、Ｙレジスタ１２にこれを格納する。２番目のクロッ
ク信号にて、データセレクタ１４はコントローラ２４よ
り供給される制御信号にてＸレジスタ１１の出力データ
を選択シ、一方、データセレクタ１５はコントローラ２
４より供給される制御信号にて数字ｌのデータを選択す
る。モしてＸレジスタ１１よりＸｌがデータセレクタ１
４を介して乗算器２０へ送出され、一方データセレクタ
１５からは１が乗算器２０へ送出される。よって、乗算
器２０は、Ｘｌと１との乗算を行い、その結果Ｘ、を加
減算器２１及びデータセレクタ１７へ送出する。加減算
器２１には、コントローラ２４が送出する制御信号にて
データセレクタ１６が選択した定数Ｏが供給されており
、又、加減算器２１はコントローラ２４より供給される
制御信号にて加算を行うように制御されていることより
、加減算器２１は０＋ｘ１の計算を行い、その結果ＸＩ
をレジスタ群１３へ送出する。そしてレジスタ群１３は
、コントローラ２４より供給される制御信号にて、供給
されたＸ。
して、入力端子ＣよりＸｌを取り込み、Ｘレジスタ１１
にこれを格納する。同様に入力端子りよりＹｌを取り込
み、Ｙレジスタ１２にこれを格納する。２番目のクロッ
ク信号にて、データセレクタ１４はコントローラ２４よ
り供給される制御信号にてＸレジスタ１１の出力データ
を選択シ、一方、データセレクタ１５はコントローラ２
４より供給される制御信号にて数字ｌのデータを選択す
る。モしてＸレジスタ１１よりＸｌがデータセレクタ１
４を介して乗算器２０へ送出され、一方データセレクタ
１５からは１が乗算器２０へ送出される。よって、乗算
器２０は、Ｘｌと１との乗算を行い、その結果Ｘ、を加
減算器２１及びデータセレクタ１７へ送出する。加減算
器２１には、コントローラ２４が送出する制御信号にて
データセレクタ１６が選択した定数Ｏが供給されており
、又、加減算器２１はコントローラ２４より供給される
制御信号にて加算を行うように制御されていることより
、加減算器２１は０＋ｘ１の計算を行い、その結果ＸＩ
をレジスタ群１３へ送出する。そしてレジスタ群１３は
、コントローラ２４より供給される制御信号にて、供給
されたＸ。
をΣＸｉＸレジスタ１３ａ納する。一方、データセレク
タ１７はコントローラ２４より供給される制御信号にて
乗算器２０の出力データ、即ちＸｌを選択しレジスタ１
８へ送出し、レジスタ１８はこれを格納する。
タ１７はコントローラ２４より供給される制御信号にて
乗算器２０の出力データ、即ちＸｌを選択しレジスタ１
８へ送出し、レジスタ１８はこれを格納する。
３番目のクロック信号にてデータセレクタ１４はコント
ローラ２４より供給される制御信号にて定数１のデータ
を選択し、一方、データセレクタ１５はコントローラ２
４より供給される制御信号にてＹレジスタ１２の出力デ
ータＹ、を選択する。
ローラ２４より供給される制御信号にて定数１のデータ
を選択し、一方、データセレクタ１５はコントローラ２
４より供給される制御信号にてＹレジスタ１２の出力デ
ータＹ、を選択する。
モしてＹレジスタ１２よりＹ、がデータセレクタ１５を
介して乗算１ｉ！２０へ送出され、一方データセレクタ
１４からはｌが乗算器２０へ送出される。
介して乗算１ｉ！２０へ送出され、一方データセレクタ
１４からはｌが乗算器２０へ送出される。
よって、乗算器２０は、Ｙｌと１との乗算を行い、その
結果Ｙ、を加減算器２１及びデータセレクタ１７へ送出
する。加減算器２】には、コントローラ２４が送出する
制御信号にてデータセレクタ１６が選択した定数Ｏが供
給されており、又、加減算器２１はコントローラ２４よ
り供給される制御信号にて加算を行うように制御されて
いることより、加減算器２１は０ ＋ Ｙ ＋の計算を
行い、その結果Ｙ１をレジスタ群１３へ送出する。そし
てレジスタ１１３は、コントローラ２４より供給される
制御信号にて、供給されたＹ、をΣＹｉレジスタ１３ｅ
に格納する。一方、データセレクタ１７は上述した動作
を行い乗算器２０の出力データをレジスタ１８へ送出す
るが、このときレジスタ１８はコントローラ２４の制御
信号により入力が拒否される。よって、レジスタ１８に
はｘＩが格納されたままである。
結果Ｙ、を加減算器２１及びデータセレクタ１７へ送出
する。加減算器２】には、コントローラ２４が送出する
制御信号にてデータセレクタ１６が選択した定数Ｏが供
給されており、又、加減算器２１はコントローラ２４よ
り供給される制御信号にて加算を行うように制御されて
いることより、加減算器２１は０ ＋ Ｙ ＋の計算を
行い、その結果Ｙ１をレジスタ群１３へ送出する。そし
てレジスタ１１３は、コントローラ２４より供給される
制御信号にて、供給されたＹ、をΣＹｉレジスタ１３ｅ
に格納する。一方、データセレクタ１７は上述した動作
を行い乗算器２０の出力データをレジスタ１８へ送出す
るが、このときレジスタ１８はコントローラ２４の制御
信号により入力が拒否される。よって、レジスタ１８に
はｘＩが格納されたままである。
４番目のクロック信号が供給されることで、Ｘレジスタ
１１は、データｘ１をデータセレクタ１４へ送出し、Ｙ
レジスタ１２はデータＹ、をデータセレクタ１５へ送出
する。この場合、データセレクタ１４及び１５は、コン
トローラ２４の制御信号にてそれぞれＸ、Ｙの各レジス
タ１１．１２の値を選択することより、乗算器２０へは
データＸ、及びデータＹ、が供給される。よって乗算器
２０は、これらのデータの乗算を行い、その結果ＸＩＹ
１を加減算器２１及びデータセレクタ１７へ送出する。
１１は、データｘ１をデータセレクタ１４へ送出し、Ｙ
レジスタ１２はデータＹ、をデータセレクタ１５へ送出
する。この場合、データセレクタ１４及び１５は、コン
トローラ２４の制御信号にてそれぞれＸ、Ｙの各レジス
タ１１．１２の値を選択することより、乗算器２０へは
データＸ、及びデータＹ、が供給される。よって乗算器
２０は、これらのデータの乗算を行い、その結果ＸＩＹ
１を加減算器２１及びデータセレクタ１７へ送出する。
この場合においても上述した２番目のクロック信号が供
給された場合と同様にレジスタ１８及び加減算器２１は
動作し、加減算器２１よりＸ、Ｙ、のデータがレジスタ
群１３へ送出される。
給された場合と同様にレジスタ１８及び加減算器２１は
動作し、加減算器２１よりＸ、Ｙ、のデータがレジスタ
群１３へ送出される。
そしてレジスタ群１３は、コントローラ２４の制御信号
にてこのデータをΣＸ１Ｙｉレジスタ１３ｆに格納する
。
にてこのデータをΣＸ１Ｙｉレジスタ１３ｆに格納する
。
５番目のクロック信号が供給されたとき、データセレク
タ１４は、コントローラ２４の制御０ 信号によりＸレ
ジスタ１１の出力データを選択し、データセレクタ１５
は、コントローラ２４の制御信号によりレジスタ１８が
送出しているＸｌのデータを選択する。よって、乗算器
２０にてＸ３・ｘｌの乗算が行なわれ、その結果である
Ｘ１′のデータがデータセレクタ１７及び加減算器２１
へ送出される。加減算器２１は上述した同じ動作を行い
、Ｘ１′のデータをレジスタ群１３へ送出する。レジ７
；１Ｔ１３は、コントローラ２４の制御信号＋：テこの
ＸＩ’をΣＸｉルジスタ１３ｂに格納する。
タ１４は、コントローラ２４の制御０ 信号によりＸレ
ジスタ１１の出力データを選択し、データセレクタ１５
は、コントローラ２４の制御信号によりレジスタ１８が
送出しているＸｌのデータを選択する。よって、乗算器
２０にてＸ３・ｘｌの乗算が行なわれ、その結果である
Ｘ１′のデータがデータセレクタ１７及び加減算器２１
へ送出される。加減算器２１は上述した同じ動作を行い
、Ｘ１′のデータをレジスタ群１３へ送出する。レジ７
；１Ｔ１３は、コントローラ２４の制御信号＋：テこの
ＸＩ’をΣＸｉルジスタ１３ｂに格納する。
方、データセレクタ１７は、Ｘ ＋”のデータをレジス
タ１８へ送出し、レジスタ１８はコントローラ２４の制
御信号によりこれを格納する。
タ１８へ送出し、レジスタ１８はコントローラ２４の制
御信号によりこれを格納する。
６番目のクロック信号が供給された場合、データセレク
タ１４は、コントローラ２４の制御１信号によりレジス
タ１８の出力データであるＸ１！を選択し、データセレ
クタ１５は、コントローラ２４の制御信号によりＹレジ
スタ１２が送出しているＹ、のデータを選択する。よっ
て、乗算器２０にてＸ ｌ’・Ｙｌの乗算が行なわれ、
その結果であるＸ 、ｔ・Ｙ、のデータがデータセレク
タ１７及び加減算器２１へ送出される。加減算器２１は
上述した同じ動作を行い、Ｘ１１・Ｙ、のデータをレジ
スタ群１３へ送出スる。レジスタ群１３は、コントロー
ラ２４の制御信号にてこのＸ ｌ”・ＹｌのデータをΣ
Ｘｉ”Ｙ、レジスタ１３ｇに格納する。一方、データセ
レクタ１７は、Ｘ１！・Ｙｌのデータをレジスタ１８へ
送出するが、レジスタ１８はコントローラ２４の制御信
号により入力を拒否し、このデータを格納しない。
タ１４は、コントローラ２４の制御１信号によりレジス
タ１８の出力データであるＸ１！を選択し、データセレ
クタ１５は、コントローラ２４の制御信号によりＹレジ
スタ１２が送出しているＹ、のデータを選択する。よっ
て、乗算器２０にてＸ ｌ’・Ｙｌの乗算が行なわれ、
その結果であるＸ 、ｔ・Ｙ、のデータがデータセレク
タ１７及び加減算器２１へ送出される。加減算器２１は
上述した同じ動作を行い、Ｘ１１・Ｙ、のデータをレジ
スタ群１３へ送出スる。レジスタ群１３は、コントロー
ラ２４の制御信号にてこのＸ ｌ”・ＹｌのデータをΣ
Ｘｉ”Ｙ、レジスタ１３ｇに格納する。一方、データセ
レクタ１７は、Ｘ１！・Ｙｌのデータをレジスタ１８へ
送出するが、レジスタ１８はコントローラ２４の制御信
号により入力を拒否し、このデータを格納しない。
７番目のクロック信号が供給された場合、データセレク
タ１４は、コントローラ２４の制御信号によりＸレジス
タ１１の出力データｘ１を選択し、データセレクタ１５
は、コントローラ２４の制御信号によりレジスタ１８が
送出しているＸ Ｉ’のデータを選択する。よって、乗
算器２０にてＸｌ・ｘ、′の乗算が行なわれ、その結果
であるＸ 、ｓのデータがデータセレクタ１７及び加減
算器２１へ送出される。加減算器２１は上述した同じ動
作を行い、Ｘ、″のデータをレジスタ群１３へ送出する
。
タ１４は、コントローラ２４の制御信号によりＸレジス
タ１１の出力データｘ１を選択し、データセレクタ１５
は、コントローラ２４の制御信号によりレジスタ１８が
送出しているＸ Ｉ’のデータを選択する。よって、乗
算器２０にてＸｌ・ｘ、′の乗算が行なわれ、その結果
であるＸ 、ｓのデータがデータセレクタ１７及び加減
算器２１へ送出される。加減算器２１は上述した同じ動
作を行い、Ｘ、″のデータをレジスタ群１３へ送出する
。
レジスタ群１３は、コントローラ２４の制御信号にてこ
のｘ、３をΣｘｉ３レジスタ１３ｃに格納する。
のｘ、３をΣｘｉ３レジスタ１３ｃに格納する。
一方、データセレクタ１７は、Ｘ ｌ’のデータをレジ
スタ１８へ送出し、レジスタ１８はコントローラ２４の
制御信号によりこれを格納する。
スタ１８へ送出し、レジスタ１８はコントローラ２４の
制御信号によりこれを格納する。
８番目のクロック信号が供給された場合、データセレク
タ１４は、コントローラ２４の制御１信号によりＸレジ
スタ１１の出力データＸ、を選択し、データセレクタ１
５は、コントローラ２４の制御信号によりレジスタ１８
が送出しているＸ 、ｓのデータを選択する。よって、
乗算器２０にてｘ１ＸＩ’の乗算が行なわれ、その結果
であるｘ、４のデータがデータセレクタ１７及び加減算
器２１へ送出される。加減算器２Ｉは上述した同じ動作
を行い、Ｘ 、 ４のデータをレジスタ群１３へ送出す
る。
タ１４は、コントローラ２４の制御１信号によりＸレジ
スタ１１の出力データＸ、を選択し、データセレクタ１
５は、コントローラ２４の制御信号によりレジスタ１８
が送出しているＸ 、ｓのデータを選択する。よって、
乗算器２０にてｘ１ＸＩ’の乗算が行なわれ、その結果
であるｘ、４のデータがデータセレクタ１７及び加減算
器２１へ送出される。加減算器２Ｉは上述した同じ動作
を行い、Ｘ 、 ４のデータをレジスタ群１３へ送出す
る。
レジスタ群１３は、コントローラ２４の制御信号にてこ
のＸ１４をΣＸｉ４レジスタ１３ｄに格納する。
のＸ１４をΣＸｉ４レジスタ１３ｄに格納する。
一方、データセレクタ１７は、Ｘｌ′のデータをレジス
タ１８へ送出するが、レジスタ１８はコントローラ２４
の制御信号により入力を拒否するのでこのデータを格納
しない。
タ１８へ送出するが、レジスタ１８はコントローラ２４
の制御信号により入力を拒否するのでこのデータを格納
しない。
尚、８番目のクロック信号による処理が行なわれている
ときには、入力端子Ｃには次の標本データであるＸ、が
供給され、入力端子りには次の標本データであるＹ、が
供給されている。
ときには、入力端子Ｃには次の標本データであるＸ、が
供給され、入力端子りには次の標本データであるＹ、が
供給されている。
９番目のクロック信号が供給された場合には、１番目の
クロック信号が供給された場合とほぼ同様の動作を行う
。即ち、データセレクタ１４はコントローラ２４より供
給される制御信号にてＸレジスタ１１の出力データを選
択し、一方、データセレクタ１５はコントローラ２４よ
り供給される制御信号にて数字１のデータを選択する。
クロック信号が供給された場合とほぼ同様の動作を行う
。即ち、データセレクタ１４はコントローラ２４より供
給される制御信号にてＸレジスタ１１の出力データを選
択し、一方、データセレクタ１５はコントローラ２４よ
り供給される制御信号にて数字１のデータを選択する。
よって、乗算器２０には、データセレクタ１４よりＸ、
のデータが供給され、一方データセレクタ１５からは１
が供給される。よって、乗算器２０は、Ｘｔと１との乗
算を行い、その結果Ｘｆを加減算器２１及びデータセレ
クタ１７へ送出する。この８番目のクロック信号が供給
されたときには、コントローラ２４の制御信号によりレ
ジスタ群１３内のレジスタ１３ａより、格納されている
ｘｌのデータが送出されており、第２図（Ｆ）に示すよ
うに、データセレクタ１６はコントローラ２４の制御信
号によりレジスタ１３ａの出力データを選択し、そのデ
ータであるＸ、を加減算１Ｗ２１へ送出する。
のデータが供給され、一方データセレクタ１５からは１
が供給される。よって、乗算器２０は、Ｘｔと１との乗
算を行い、その結果Ｘｆを加減算器２１及びデータセレ
クタ１７へ送出する。この８番目のクロック信号が供給
されたときには、コントローラ２４の制御信号によりレ
ジスタ群１３内のレジスタ１３ａより、格納されている
ｘｌのデータが送出されており、第２図（Ｆ）に示すよ
うに、データセレクタ１６はコントローラ２４の制御信
号によりレジスタ１３ａの出力データを選択し、そのデ
ータであるＸ、を加減算１Ｗ２１へ送出する。
又、加減算器２１はコントローラ２４より供給される制
御信号にて加算を行うように制御されていることより、
加減算器２１はＸ、＋Ｘ＊の計算を行い、その結果Ｘ、
＋Ｘ、をレジスタ群１３へ送出する。そしてレジスタ群
１３は、コントローラ２４より供給される制御信号にて
、供給されたＸ、＋Ｘ、をΣＸｉレジスタ１３ａに格納
する。一方、データセレクタ１７はコントローラ２４よ
り供給される制御信号にて乗算器２０の出力データ、即
ちＸ、を選択しレジスタ１８へ送出し、レジスタ１８は
これを格納する。
御信号にて加算を行うように制御されていることより、
加減算器２１はＸ、＋Ｘ＊の計算を行い、その結果Ｘ、
＋Ｘ、をレジスタ群１３へ送出する。そしてレジスタ群
１３は、コントローラ２４より供給される制御信号にて
、供給されたＸ、＋Ｘ、をΣＸｉレジスタ１３ａに格納
する。一方、データセレクタ１７はコントローラ２４よ
り供給される制御信号にて乗算器２０の出力データ、即
ちＸ、を選択しレジスタ１８へ送出し、レジスタ１８は
これを格納する。
回帰分析に移行した後の最初の１０番目のクロック信号
が供給された場合、この時には、データセレクタ１４は
コントローラ２４より供給される制御信号にて定数１の
データを選択し、一方、データセレクタ１５はコントロ
ーラ２４より供給される制御信号にてＹレジスタＩ２の
出力データＹ。
が供給された場合、この時には、データセレクタ１４は
コントローラ２４より供給される制御信号にて定数１の
データを選択し、一方、データセレクタ１５はコントロ
ーラ２４より供給される制御信号にてＹレジスタＩ２の
出力データＹ。
を選択している。Ｙレジスタ１２よりＹ、がデータセレ
クタ１５を介して乗算器２０へ送出されており、一方デ
ータセレクタ１４からは定数１が乗算ｉ２０へ送出され
る。よって、乗算器２０は、Ｙ、と１との乗算を行い、
その結１！ ”ｉ’ ｔを加減算器２１及びデータセレ
クタ１７へ送出する。１０番目のクロック信号が供給さ
れたときには、コントローラ２４（７）制御信号により
レジスタ群１３内のレジスタ１３ｅより格納されている
Ｙｌのデータが送出されており、第２図（Ｆ）に示すよ
うに、データセレクタ１６はコントローラ２４の制御信
号によりレジスタ１３ｅの出力データを選択し、そのデ
ータであるＹ、を加減算器２１へ送出する。加減算器２
１はコントローラ２４より供給される制御信号にて加算
を行うように制御されていることより、加減算器２１は
Ｙ、十Ｙ、の計算を行い、その結果Ｙ、十Ｙ、をレジス
タ群１３へ送出する。そしてレジスタ群１３は、コント
ローラ２４より供給される制御信号にて、供給されたｙ
ｔ＋ｙｔをΣＹｉレジスタ１３ｅに格納する。一方、デ
ータセレクタ１７は上述した動作を行い乗算器２０の出
力データをレジスタ１８へ送出するが、このときレジス
タ１８はコントローラ２４の制御信号により人力が拒否
する。よって、レジスタ１８にはＸ。
クタ１５を介して乗算器２０へ送出されており、一方デ
ータセレクタ１４からは定数１が乗算ｉ２０へ送出され
る。よって、乗算器２０は、Ｙ、と１との乗算を行い、
その結１！ ”ｉ’ ｔを加減算器２１及びデータセレ
クタ１７へ送出する。１０番目のクロック信号が供給さ
れたときには、コントローラ２４（７）制御信号により
レジスタ群１３内のレジスタ１３ｅより格納されている
Ｙｌのデータが送出されており、第２図（Ｆ）に示すよ
うに、データセレクタ１６はコントローラ２４の制御信
号によりレジスタ１３ｅの出力データを選択し、そのデ
ータであるＹ、を加減算器２１へ送出する。加減算器２
１はコントローラ２４より供給される制御信号にて加算
を行うように制御されていることより、加減算器２１は
Ｙ、十Ｙ、の計算を行い、その結果Ｙ、十Ｙ、をレジス
タ群１３へ送出する。そしてレジスタ群１３は、コント
ローラ２４より供給される制御信号にて、供給されたｙ
ｔ＋ｙｔをΣＹｉレジスタ１３ｅに格納する。一方、デ
ータセレクタ１７は上述した動作を行い乗算器２０の出
力データをレジスタ１８へ送出するが、このときレジス
タ１８はコントローラ２４の制御信号により人力が拒否
する。よって、レジスタ１８にはＸ。
が格納されたままである。
このようにレジスタ群１３の各レジスタに格納されてい
る値は、入力端子Ｃ，Ｄに標本データが供給される毎に
その標本データによって計算された値を加算した値に順
次置換され格納されていく。
る値は、入力端子Ｃ，Ｄに標本データが供給される毎に
その標本データによって計算された値を加算した値に順
次置換され格納されていく。
よって、レジスタ群１３の各レジスタに格納されている
値は、加算済みの値が格納されている。
値は、加算済みの値が格納されている。
このようにして得られるΣＸｉ１ΣＸｉ”、ΣＸｉ、Σ
Ｘｉ４、ＸＹｉ、 ΣＸ１Ｙｉ、 ΣＸｉ’Ｙｉ、ｎ（
供給された標本データ数）の各位より、上述したα、β
、γの各係数を求めるが、これらの計算についても本装
置にて行う。その動作を以下に説明する。
Ｘｉ４、ＸＹｉ、 ΣＸ１Ｙｉ、 ΣＸｉ’Ｙｉ、ｎ（
供給された標本データ数）の各位より、上述したα、β
、γの各係数を求めるが、これらの計算についても本装
置にて行う。その動作を以下に説明する。
α、β、γの各係数の算出は、上述した（３）、（４）
、（５）の式にて算出することができ、又、上記行列Ａ
は（６）式にて算出することができる。ここでは（６）
式の第１項、即ち、ｎΣＸｉ″ΣＸ Ｉ ４を求める動
作を例として以下に説明する。
、（５）の式にて算出することができ、又、上記行列Ａ
は（６）式にて算出することができる。ここでは（６）
式の第１項、即ち、ｎΣＸｉ″ΣＸ Ｉ ４を求める動
作を例として以下に説明する。
まず最初のクロック信号が供給されることで、コントロ
ーラ２４の制御信号により、レジスタ群１３内のΣＸ
ｉルジスタ１３ｂより、格納されているΣＸｉ１の値が
データセレクタ１４等に送出される。このときデータセ
レクタ１４は、コントローラ２４の制御信号にて上記Σ
Ｘｉｔの値を選択し、一方データセレクタ１５はｌの値
を選択する。よって、乗算器２０においてｌ・Σχ１１
の乗算が行なわれ、その結果であるΣｘｉ′の値がデー
タセレクタ１７及び加減算器２１に送出される。データ
セレクタ１７は、コントローラ２４の制御信号により乗
算器２０の出力データΣＸｉ１を選択し、その値をレジ
スタＩ８に送出する。よってレジスタ１８にはΣＸｉｔ
の値が格納される。一方、加減算器２１は所定の計算を
行いその結果をレジスタ群１３に送出するが、レジスタ
群１３はコントローラ２４の制御信号により入力を拒否
する。
ーラ２４の制御信号により、レジスタ群１３内のΣＸ
ｉルジスタ１３ｂより、格納されているΣＸｉ１の値が
データセレクタ１４等に送出される。このときデータセ
レクタ１４は、コントローラ２４の制御信号にて上記Σ
Ｘｉｔの値を選択し、一方データセレクタ１５はｌの値
を選択する。よって、乗算器２０においてｌ・Σχ１１
の乗算が行なわれ、その結果であるΣｘｉ′の値がデー
タセレクタ１７及び加減算器２１に送出される。データ
セレクタ１７は、コントローラ２４の制御信号により乗
算器２０の出力データΣＸｉ１を選択し、その値をレジ
スタＩ８に送出する。よってレジスタ１８にはΣＸｉｔ
の値が格納される。一方、加減算器２１は所定の計算を
行いその結果をレジスタ群１３に送出するが、レジスタ
群１３はコントローラ２４の制御信号により入力を拒否
する。
次のクロック信号が供給された場合、上述の場合と同様
に、まずコントローラ２４の制御信号により、レジスタ
群１３内のΣＸｉ４レジスタ１３ｄより、格納されてい
るΣＸｉ◆の値がデータセレクタ１４等に送出される。
に、まずコントローラ２４の制御信号により、レジスタ
群１３内のΣＸｉ４レジスタ１３ｄより、格納されてい
るΣＸｉ◆の値がデータセレクタ１４等に送出される。
データセレクタ１４は、コントローラ２４の制御信号に
よりΣｘ１４レジスタ１３ｄの出力データΣＸｉ４を選
択し、一方データセレクタ１５は、コントローラ２４の
制御信号によりレジスタ１８が送出しているΣＸｉ１の
データを選択する。よって、乗算器２０にてΣｘｉ２・
Σｘｉ４の乗算が行なわれ、その結果であるΣｘｉ１Σ
ｘｉ′のデータがデータセレクタ１７及び加減算器２１
へ送出される。加減算器２１は所定の計算を行いその結
果をレジスタ群１３へ送出するがレジスタ群１３はコン
トローラ２４の制御１ｇ号＋；：てその入力を拒否する
。一方、データセレクタ１７は、コントローラ２４の制
御信号にてΣＸｉ１ΣＸ ｌ ４のデータを選択し、こ
の値をレジス、９１８へ送出する。レジスタ１８はコン
トローラ２４の制御信号によりこれを格納する。
よりΣｘ１４レジスタ１３ｄの出力データΣＸｉ４を選
択し、一方データセレクタ１５は、コントローラ２４の
制御信号によりレジスタ１８が送出しているΣＸｉ１の
データを選択する。よって、乗算器２０にてΣｘｉ２・
Σｘｉ４の乗算が行なわれ、その結果であるΣｘｉ１Σ
ｘｉ′のデータがデータセレクタ１７及び加減算器２１
へ送出される。加減算器２１は所定の計算を行いその結
果をレジスタ群１３へ送出するがレジスタ群１３はコン
トローラ２４の制御１ｇ号＋；：てその入力を拒否する
。一方、データセレクタ１７は、コントローラ２４の制
御信号にてΣＸｉ１ΣＸ ｌ ４のデータを選択し、こ
の値をレジス、９１８へ送出する。レジスタ１８はコン
トローラ２４の制御信号によりこれを格納する。
次のクロック信号が供給されることで、上述の場合と同
様に、まずコントローラ２４の制御信号により、レジス
タ群１３内のｎレジスタ１３ｈより、格納されているカ
ウント数ｎの値がデータセレクタ１４等に送出される。
様に、まずコントローラ２４の制御信号により、レジス
タ群１３内のｎレジスタ１３ｈより、格納されているカ
ウント数ｎの値がデータセレクタ１４等に送出される。
データセレクタ１４は、コントローラ２４の制御信号に
よりｎレジスタ１３ｈの出力データを選択し、一方デー
タセレクタ１５は、コントローラ２４の制御信号により
レジスタ１８が送出しているΣＸｉ！・ΣＸｉ４のデー
タを選択する。よって、乗算器２０にてｎ・ΣＸｉ″・
ΣＸｉ４の乗算が行なわれ、その結果であるｎ・ΣＸｐ
ｅΣＸｉ４のデータがデータセレクタ１７及び加減算
器２１へ送出される。このとき、データセレクタ１６は
、コントローラ２４の制御信号により数字Ｏの値を選択
しこの値を加減算器２１へ送出している。よって加減算
器２１はＱ＋ｎ・ΣＸｉ′・ΣＸｉ４の計算を行いその
結果をレジスタ群１３へ送出する。レジスタ群１３は、
コントローラ２４の制御信号にて、供給されたｎ・Σｘ
１・Σｘｉ４の値をワークレジスタ１３ｉに格納する。
よりｎレジスタ１３ｈの出力データを選択し、一方デー
タセレクタ１５は、コントローラ２４の制御信号により
レジスタ１８が送出しているΣＸｉ！・ΣＸｉ４のデー
タを選択する。よって、乗算器２０にてｎ・ΣＸｉ″・
ΣＸｉ４の乗算が行なわれ、その結果であるｎ・ΣＸｐ
ｅΣＸｉ４のデータがデータセレクタ１７及び加減算
器２１へ送出される。このとき、データセレクタ１６は
、コントローラ２４の制御信号により数字Ｏの値を選択
しこの値を加減算器２１へ送出している。よって加減算
器２１はＱ＋ｎ・ΣＸｉ′・ΣＸｉ４の計算を行いその
結果をレジスタ群１３へ送出する。レジスタ群１３は、
コントローラ２４の制御信号にて、供給されたｎ・Σｘ
１・Σｘｉ４の値をワークレジスタ１３ｉに格納する。
一方、データセレクタ１７は、コントローラ２４の制御
信号にてｎ・ΣＸｉ！・ΣＸｉ４のデータを選択しこの
値をレジスタ１８へ送出するが、レジスタ１８はコント
ローラ２４の制御信号によりこの人力を拒否する。
信号にてｎ・ΣＸｉ！・ΣＸｉ４のデータを選択しこの
値をレジスタ１８へ送出するが、レジスタ１８はコント
ローラ２４の制御信号によりこの人力を拒否する。
以上の動作により（６）式の第１項、即ち、ｎΣｘｉ！
Σｘｉ４の値が求まり、その値はワークレジスタ１３ｉ
に格納されている。同様にして、（６）式の第２項、即
ちΣＸ・Σｘｉｔ・ΣＸｉ３の値を求めレジスタ１８に
格納しておく。そしてコントローラ２４の制御信号にて
データセレクタ１４ではレジスタ１８の出力データを選
択し、データセレクタ１５ではｌの値を選択することで
乗算器２０より加減算器２１にはΣＸ・Σｘｉ！・ΣＸ
ｉコの値を送出することができる。このときワークレジ
スタ１３１より、格納しているｎ・Σχｉ！・Σｘｉ４
の値を読み出し、コントローラ２４の制御信号にてｆ’
−タセレクタ１６にてワークレジスタ１３ｉの出力デー
タであるｎ・Σｘｉ１・Σｘｉ４を選択することで、加
減算器２１ではｎ・Σｘｉ１・ΣＸｉ◆＋ΣＸ・ΣＸ１
・Σｘｉ３の計算が行なわれ、その結果であるｎ・Σｘ
ｉ８・ΣＸｉ４＋ΣＸ・ΣＸｉ″・Σｘｉ３の値がコン
トローラ２４の制御信号によりワークレジスタ１３１に
格納される。
Σｘｉ４の値が求まり、その値はワークレジスタ１３ｉ
に格納されている。同様にして、（６）式の第２項、即
ちΣＸ・Σｘｉｔ・ΣＸｉ３の値を求めレジスタ１８に
格納しておく。そしてコントローラ２４の制御信号にて
データセレクタ１４ではレジスタ１８の出力データを選
択し、データセレクタ１５ではｌの値を選択することで
乗算器２０より加減算器２１にはΣＸ・Σｘｉ！・ΣＸ
ｉコの値を送出することができる。このときワークレジ
スタ１３１より、格納しているｎ・Σχｉ！・Σｘｉ４
の値を読み出し、コントローラ２４の制御信号にてｆ’
−タセレクタ１６にてワークレジスタ１３ｉの出力デー
タであるｎ・Σｘｉ１・Σｘｉ４を選択することで、加
減算器２１ではｎ・Σｘｉ１・ΣＸｉ◆＋ΣＸ・ΣＸ１
・Σｘｉ３の計算が行なわれ、その結果であるｎ・Σｘ
ｉ８・ΣＸｉ４＋ΣＸ・ΣＸｉ″・Σｘｉ３の値がコン
トローラ２４の制御信号によりワークレジスタ１３１に
格納される。
以下同様に計算を行い（６）式にて示される行列Ａの値
を算出する。尚、最終的に得られた行列Ａの値は、コン
トローラ２４の制御信号にて行列Ａレジスタ１３ｊに格
納される。
を算出する。尚、最終的に得られた行列Ａの値は、コン
トローラ２４の制御信号にて行列Ａレジスタ１３ｊに格
納される。
上述の動作にて、（３）、（４）、（５）式に示す分母
である行列Ａの値が求まり、レジスタ群１３内の各レジ
スタ１３ａないし１３ｈに格納されている値を使用し、
上述した動作と同様の動作を行うことで、例えば（３〉
式の分子の値を算出し、その値をコントローラ２４の制
御信号にてワークレジスタ１３ｉに格納する。
である行列Ａの値が求まり、レジスタ群１３内の各レジ
スタ１３ａないし１３ｈに格納されている値を使用し、
上述した動作と同様の動作を行うことで、例えば（３〉
式の分子の値を算出し、その値をコントローラ２４の制
御信号にてワークレジスタ１３ｉに格納する。
これでまず（３）式にて示す、αの値を求めるのに必要
な数値である分母及び分子の値がそろったので、レジス
タ群１３は、コントローラ２４の制御信号にてワークレ
ジスタ１３ｉの格納値と行列Ａレジスタ１３ｊの格納値
を除算器２２へ送出する。よって、除算器２２では、（
３）式に基づきワークレジスタ１３ｉの格納値を行列Ａ
レジスタ１３ｊの格納値にて除算する。これにてαの値
が求まり、α値はデータセレクタ１９へ送出される。
な数値である分母及び分子の値がそろったので、レジス
タ群１３は、コントローラ２４の制御信号にてワークレ
ジスタ１３ｉの格納値と行列Ａレジスタ１３ｊの格納値
を除算器２２へ送出する。よって、除算器２２では、（
３）式に基づきワークレジスタ１３ｉの格納値を行列Ａ
レジスタ１３ｊの格納値にて除算する。これにてαの値
が求まり、α値はデータセレクタ１９へ送出される。
データセレクタ１９はコントローラ２４の制御信号によ
りこのα値を選択し外部へ送出する。
りこのα値を選択し外部へ送出する。
以下同様にして、β、γの値を得、回帰曲線を得ること
ができる。
ができる。
以上、本実施例の統計演算装置の動作を説明したが、レ
ジスタ群１３内のレジスタ１３ａないし１３ｈに格納さ
れるΣｘ１ΣＸｉ”、ΣＸｉ３等の値を求めるのは、標
本データの入力と共にリアルタイムに計算することがで
き、これらの値が求まった後、α、β、γの値を求める
のも高々数十ステップの処理にて行うことができる。よ
って、従来マイクロプロセッサにて数百ステップを要し
て演算を行っていたのに比べ、はるかに高速に回帰分析
を行うことが可能である。
ジスタ群１３内のレジスタ１３ａないし１３ｈに格納さ
れるΣｘ１ΣＸｉ”、ΣＸｉ３等の値を求めるのは、標
本データの入力と共にリアルタイムに計算することがで
き、これらの値が求まった後、α、β、γの値を求める
のも高々数十ステップの処理にて行うことができる。よ
って、従来マイクロプロセッサにて数百ステップを要し
て演算を行っていたのに比べ、はるかに高速に回帰分析
を行うことが可能である。
尚、上記実施例では、回帰曲線を求める場合について説
明したが、回帰直線を求める場合にはα、βの値を算出
することでなされる。
明したが、回帰直線を求める場合にはα、βの値を算出
することでなされる。
さらに、本実施例の統計演算装置によれば、標本データ
が供給される毎に、ΣＸ１ΣＸｉ！、ΣＸｉ３等の値を
計算していくことより、装置に供給される標本データの
数に制限はなく、又、標本データ数が予め決まっている
場合においても、すべての標本データが供給されるまで
演算が停止しているということはない。尚、本装置に供
給される標本データがなくなり、あるいは標本データの
所定数の供給が終了し、上述したα、β等の統計演算結
果出力動作へ移行させるのは、制御用コンビ一−タ（不
図示）が送出するモード切替信号が入力端子へを介して
コントローラ２４に供給されることで、コントローラ２
４が上述したように制御することでなされる。
が供給される毎に、ΣＸ１ΣＸｉ！、ΣＸｉ３等の値を
計算していくことより、装置に供給される標本データの
数に制限はなく、又、標本データ数が予め決まっている
場合においても、すべての標本データが供給されるまで
演算が停止しているということはない。尚、本装置に供
給される標本データがなくなり、あるいは標本データの
所定数の供給が終了し、上述したα、β等の統計演算結
果出力動作へ移行させるのは、制御用コンビ一−タ（不
図示）が送出するモード切替信号が入力端子へを介して
コントローラ２４に供給されることで、コントローラ２
４が上述したように制御することでなされる。
さらに、本実施例の統計演算装置によれば、最終的に得
られる結果は回帰直線や回帰曲線に限らず、Σｘ１ΣＸ
ｉ’、ΣＸｉ″等の値がレジスタに格納されていること
より、１／ｎ・ΣＸｉを除算器２２にて行うことで標本
平均を求めることができるように、その他標本分布等の
他の統計演算を行うこともできる。尚、このように出力
する統計演算結果を異ならせるのも、制御用コンピュー
タが送出するモード切替信号がコントローラ２４に供給
されることでなされる。
られる結果は回帰直線や回帰曲線に限らず、Σｘ１ΣＸ
ｉ’、ΣＸｉ″等の値がレジスタに格納されていること
より、１／ｎ・ΣＸｉを除算器２２にて行うことで標本
平均を求めることができるように、その他標本分布等の
他の統計演算を行うこともできる。尚、このように出力
する統計演算結果を異ならせるのも、制御用コンピュー
タが送出するモード切替信号がコントローラ２４に供給
されることでなされる。
［発明の効果］
以上詳述したように本発明によれば、計算部は標本デー
タが供給される毎に、統計演算に必要な累積和等のデー
タの算出を行い、その値がそれぞれのレジスタに格納さ
れる。このように統計演算に必要なデータが予めレジス
タに格納されており、統計演算計算部は制御部が送出す
る制御信号によりレジスタより必要なデータを読み出し
所望の統計演算結果を算出することより、実時間にて回
帰分析等の統計演算処理を行うことができる。
タが供給される毎に、統計演算に必要な累積和等のデー
タの算出を行い、その値がそれぞれのレジスタに格納さ
れる。このように統計演算に必要なデータが予めレジス
タに格納されており、統計演算計算部は制御部が送出す
る制御信号によりレジスタより必要なデータを読み出し
所望の統計演算結果を算出することより、実時間にて回
帰分析等の統計演算処理を行うことができる。
第１図は本発明の統計演算装置の一実施例における構成
を示すブロック図、第２図は第１図に示す統計演算装置
の動作を示すタイムチャートである。 １１・・・Ｘレジスタ、１２・・・Ｙレジスタ、１３・
・・レジスタ群、 １４ないし１７・・・データセレクタ、１８・・・レジ
スタ、１９・・・データセレクタ、２０・・・乗算器、
２１・・・加減算器、２２・・・除算器、２３・・・カ
ウンタ。
を示すブロック図、第２図は第１図に示す統計演算装置
の動作を示すタイムチャートである。 １１・・・Ｘレジスタ、１２・・・Ｙレジスタ、１３・
・・レジスタ群、 １４ないし１７・・・データセレクタ、１８・・・レジ
スタ、１９・・・データセレクタ、２０・・・乗算器、
２１・・・加減算器、２２・・・除算器、２３・・・カ
ウンタ。
Claims (1)
- （１）供給される標本データに基づき統計演算に必要な
データの算出を標本データが供給される毎に行う計算部
と、 上記計算部にて算出されたデータをそれぞれ格納する複
数のレジスタと、 上記レジスタより送出されたデータに基づき所望の統計
演算結果を算出する統計演算計算部と、上記計算部、レ
ジスタ、統計演算計算部の動作を制御する制御部と、を
備えたことを特徴とする統計演算装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060580A JPH03260866A (ja) | 1990-03-12 | 1990-03-12 | 統計演算装置 |
| US07/650,951 US5282150A (en) | 1990-03-12 | 1991-02-05 | Statistical processor |
| US08/111,846 US5388058A (en) | 1990-03-12 | 1993-08-25 | Statistical processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060580A JPH03260866A (ja) | 1990-03-12 | 1990-03-12 | 統計演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03260866A true JPH03260866A (ja) | 1991-11-20 |
Family
ID=13146325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2060580A Pending JPH03260866A (ja) | 1990-03-12 | 1990-03-12 | 統計演算装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5282150A (ja) |
| JP (1) | JPH03260866A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742290A (en) * | 1992-09-03 | 1998-04-21 | Fujitsu Limited | Molecular orbital modeling system with an improved function processor |
| US6016538A (en) * | 1993-11-30 | 2000-01-18 | Texas Instruments Incorporated | Method, apparatus and system forming the sum of data in plural equal sections of a single data word |
| KR970002394B1 (ko) * | 1994-05-09 | 1997-03-05 | 삼성전자 주식회사 | 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로 |
| JPH08147357A (ja) * | 1994-11-22 | 1996-06-07 | Nec Yamagata Ltd | 製造装置の簡易モデリング方法 |
| US5668749A (en) * | 1995-05-04 | 1997-09-16 | Motorola, Inc. | Circuit for performing arithmetic operations in a demodulator |
| US5717607A (en) * | 1995-10-16 | 1998-02-10 | Ford Motor Company | Computer program, system and method to reduce sample size in accelerated reliability verification tests |
| US5715180A (en) * | 1995-10-16 | 1998-02-03 | Ford Motor Co. | Method to reduce sample size in accelerated reliability verification tests |
| US5659467A (en) * | 1996-06-26 | 1997-08-19 | Texas Instruments Incorporated | Multiple model supervisor control system and method of operation |
| US5767406A (en) * | 1996-09-30 | 1998-06-16 | Ford Motor Company | Method to specify random vibration tests for product durability validation |
| US6058368A (en) * | 1997-11-20 | 2000-05-02 | Nortel Networks Corporation | Reliability growth tool |
| US6369738B1 (en) * | 1999-08-17 | 2002-04-09 | Eric Swanson | Time domain/frequency domain data converter with data ready feature |
| US6434511B1 (en) | 1999-09-28 | 2002-08-13 | General Electric Company | Processor and method for determining the statistical equivalence of the respective mean values of two processes |
| KR100434391B1 (ko) * | 2001-07-20 | 2004-06-04 | 학교법인대우학원 | 디에스피 프로세서 및 마이크로프로세서의 실시간영상데이터 처리를 위한 연산회로 및 그 연산방법 |
| JP4039853B2 (ja) * | 2001-12-26 | 2008-01-30 | 株式会社リコー | テスト容易化設計システム |
| JP4183182B2 (ja) * | 2003-08-22 | 2008-11-19 | 株式会社リコー | 設計支援装置および設計支援方法 |
| US7454454B2 (en) * | 2004-05-21 | 2008-11-18 | Sap Ag | Method and apparatus for efficient calculation of a matrix power series |
| US7711765B2 (en) * | 2006-02-17 | 2010-05-04 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus to perform multiply-and-accumulate operations |
| DE102007019636A1 (de) * | 2006-08-30 | 2008-03-13 | Bayer Technology Services Gmbh | Vorrichtung zum Auswählen eines auszuführenden Prozesses |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4020286A (en) * | 1975-05-19 | 1977-04-26 | Metrosonics, Inc. | Signal analysis apparatus for amplitude statistics |
| JPS5340245A (en) * | 1976-09-27 | 1978-04-12 | Canon Inc | Electronic machinery with two variables statistical arithmetic function |
| BE856104A (fr) * | 1977-07-05 | 1977-12-27 | G Sojuznoe Konstruktorsko Tekh | Ordinateur specialise dans le traitement statistique de l'information |
| GB1601749A (en) * | 1978-05-25 | 1981-11-04 | Kazmin E V | Digital computing device |
| IT1129509B (it) * | 1980-01-14 | 1986-06-04 | Tasco Spa | Procedimento ed apparecchiatura per il ritrovamento in tempo reale di difetti in oggetti industriali |
| USRE33629E (en) * | 1980-02-13 | 1991-07-02 | Intel Corporation | Numeric data processor |
| CA1145399A (en) * | 1980-10-28 | 1983-04-26 | Hendrik M. Wondergem | Frequency counter |
| US5109524A (en) * | 1985-07-02 | 1992-04-28 | Vlsi Technology, Inc. | Digital processor with a four part data register for storing data before and after data conversion and data calculations |
| US4774682A (en) * | 1986-03-27 | 1988-09-27 | Rockwell International Corporation | Nonlinear statistical signal processor |
| DE3750525T2 (de) * | 1986-06-17 | 1995-06-01 | Sharp Kk | Datenverarbeitungseinrichtung zur Verwendung in statistischer Berechnung. |
| DE3711439A1 (de) * | 1987-04-04 | 1988-10-20 | Sipra Patent Beteiligung | Messgeraet zur bestimmung des betriebswirkungsgrades einer maschine |
-
1990
- 1990-03-12 JP JP2060580A patent/JPH03260866A/ja active Pending
-
1991
- 1991-02-05 US US07/650,951 patent/US5282150A/en not_active Expired - Fee Related
-
1993
- 1993-08-25 US US08/111,846 patent/US5388058A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5282150A (en) | 1994-01-25 |
| US5388058A (en) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03260866A (ja) | 統計演算装置 | |
| Nievergelt | Parallel methods for integrating ordinary differential equations | |
| JPS592060B2 (ja) | カルキユレ−タ | |
| US5831883A (en) | Low energy consumption, high performance fast fourier transform | |
| Raghunathan et al. | An iterative improvement algorithm for low power data path synthesis | |
| Boxma et al. | Waiting-time approximations for cyclic-service systems with switchover times | |
| JPH077389B2 (ja) | 再帰方程式を高速で処理するベクトル処理装置 | |
| Torbey et al. | High-level synthesis of digital circuits using genetic algorithms | |
| Makushenko et al. | Optimal threshold strategies for retrial systems with queue | |
| Driscoll et al. | Accurate predictions of parallel program execution time | |
| JPH0368021A (ja) | 高速数値処理装置 | |
| US9569175B2 (en) | FMA unit, in particular for utilization in a model computation unit for purely hardware-based computing of function models | |
| JPS63187366A (ja) | 移動平均演算装置 | |
| Temenos et al. | A Markov chain framework for modeling the statistical properties of stochastic computing finite-state machines | |
| Miller | The role of simulation in semiconductor logistics | |
| JP2685645B2 (ja) | パイプライン処理装置 | |
| JPS63274328A (ja) | 配電系統の負荷想定方式 | |
| TWI244036B (en) | Processor and method for a simultaneous execution of a calculation and a copying process | |
| Losleben | Semiconductor manufacturing in the 21st century: capital investment vs. technological innovation | |
| JP2530916B2 (ja) | 演算回路 | |
| Prathyusha et al. | Designing a Mac Unit Using Approximate Multiplier | |
| Truong | Nonparametric time series regression | |
| Prabhu et al. | Design and FPGA implementation of recursive multiplier using approximated 4: 2 compressor | |
| Klimowicz | Balanced Power, Speed and Area Minimization of Finite State Machines for FPGA Devices | |
| JP3193173B2 (ja) | 論理回路設計装置 |