KR950029849A - 소자분리막 형성 방법 - Google Patents

Abstract

본 발명은 트렌치(Trench) 내부의 측벽에 스페이서 산화막을 형성하고 그밖의 트렌치 부위는 SEG 기술을 이용하여 에피텍셜층을 형성하여 고집적화에 부응하는 0.2㎛ 이하급의 소자분리막을 형성하는 소자분리막 형성 방법에 관한 것으로, 트렌치 홈 부위를 산화시켜 식각에 의한 실리콘 기판 손상을 복구(recovery)시키고 세정공정으로 제거하여 실리콘 기판 표면을 형성함으로써 이곳에서 SEG로 성장되는 양호한 에피텍셜층을 얻는 효과가 있으며, 또한 트렌치 측벽의 스페이서 산화막을 소자분리막으로 사용하기 때문에 소자분리막의 깊이를 깊게 형성시키고 폭은 0.2㎛ 이하로 줄일 수 있어 소자의 고집적화에 부응하는 효과가 있다.

Description

소자분리막 형성 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1A도 내지 제1G도는 본 발명의 일실시예에 따른 소자분리막 형성 공정도, 제2A도 내지 제2D도는 본 발명의 다른 실시예에 따른 소자분리막 형성 공정도.

Claims (3)

1. 셀 간의 절연을 목적으로 하는 반도체 소자의 소자분리막 형성 방법에 있어서; 반도체 기판(1) 상에 패드산화막(2), 질화막(3)을 차례로 형성하는 단계; 소정부위의 상기 질화막(3) 및 패드 산화막(2)을 차례로 식각하고 계속해서 반도체 기판(1)을 전체 두께의 일부만큼 식각하여 트렌치(5)를 형성하는 단계; 상기 트렌치(5)의 측벽에 스페이서 산화막(7 ,9 )를 형성하되 트렌치 바닥면에 잔류 산화막(6 ,9＂)을 형성하는 단계; 상기 트렌치(5)의 바닥면에 남아 있는 잔류 산화막(6＇,9＂)을 세정공으로 제거하는 단계; 상기 잔류 산화막 제거로 노출된 반도체 기판(1) 부위를 성장시켜 트렌치(5) 내부에 에피택셜층(8)을 형성하는 단계; 상기 질화막(3) 및 패드 산화막(2)을 차례로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 소자분리막 형성방법.
2. 제1항에 있어서; 상기 스페이서 산화막(7 ,9 ) 및 잔류 산호막(6 ,9 )을 형성하는 단계는 트렌치(5) 형성으로 노출된 실리콘 기판(1) 표면에 패드 산화막(6)을 형성하는단계; 전체구조 상부에 화학시상증착법(CVD)으로 산화막(7)을 형성하는 단계; 상기 산화막(7)을 전면식각하여 트렌치(5) 측벽에 스페이서 산화막(7 )을 형성하되 트렌치(5) 바닥면에 잔류 산화막(6 )을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 소자분리막 형성 방법.
3. 제1항에 있어서, 상기 스페이서 산화막(7 ,9 ) 및 잔류 산화막을 형성하는 단계는 트렌치(5) 형성으로 노출된 실리콘 기판(1) 표면에 열적 산화공정으로 산화막(9)을 성장시키는 단계; 건식 비등방성 식각 방법으로 상기 산화막(9)의 식각하되 트렌치(5) 측벽에 스페이서 산화막(9 )이 형성하고 트렌치(5) 바닥면에 잔류 산호막(9 )을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 소자분리막 형성 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.