KR950029828A - 액정표시소자 제조방법 - Google Patents

Abstract

본 발명은 액정표시소자 제조방법에 관한 것으로, 종래 액정표시소자는 게이트라인의 두께가 일반적으로 3000∼4000A정도로 높기 때문에 게이트라인과 소스라인의 교차부분에서 게이트전극의 스텝으로 인해 소스라인 단락되는 현상이 발생하여 소스라인의 스텝커버리지가 저하되는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 액정표시소자제조시 이중구조의 게이트전극라인을 형성하고, 게이트라인과 소스라인이 교차하는부분에서 게이트전극의 이중막중 상층 게이트전극라인을 제거하여 소스라인의 스텝커버리지를 향상시키도록 하는 액정표시소자 제조방법을 제공하는 것이다.

Description

액정표시소자 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 종래 액정표시소자의 구조도로서, (가)는 액정표시소자의 화소부의 평면구조도이고, (나), (다)는 게이트라인과 소스라인이 교차되는 부분(A-A′,B-B′)의 수직구조도이며, (라)는 다결정실리콘 박막트랜지스터 단면(C-C′)구조도, 제2도는 본 발명 액정표시소자의 구조도로서, (가)는 액정표시소자에 있어 화소부의 평면구조도이고, (나), (다)는 게이트라인과 소스라인이 교차되는 부분(A-A′,B-B′)의 수직구조도이며, (라)는 다결정실리콘 박막트랜지스터의 단면(C-C´)구조도, 제3도는 (가) 내지 (사) 및 (가-1) 내지 (사-1)은 본 발명 액정표시소자의 제조공정도.

Claims (3)

1. 기판상에 활성층을 형성하는 공정과, 상기 활성층위에 게이트절연막, 제1게이트전극, 제2게이트전극을 차례로 증착하는 공정과, 상기 제1게이트전극과 제2게이트전극패턴을 형성하는 공정과, 게이트라인과 소스라인이 교차하는 부위의 상기 제2게이트전극을 제거하는 공정과, 불순물을 주입하여 상기 활성층내에 소스/드레인접합영역을 형성하는 공정과, 열처리하여 주입된 불순불을 활성화시키는 공정과, 층간절연막을 형성한 후 콘택홀을 형성하는 공정과, 픽셀전극을 형성하는 공정과, 상기 콘택홀을 통해 상기 소스/드레인접합영역과 접촉되는 금속전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
2. 제1항에 있어서, 제1게이트전극은 고농도불순물(n⁺)이 도핑된 다결정실리콘(Ploy-Si)이 사용되는 것을 특징으로 하는 액정표시소자 제조방법.
3. 제1항에 있어서, 제2게이트전극은 WSix나 MoSix등의 실리사이드막이 사용되는 것을 특징으로 하는 액정표시소자 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.