KR950028085A - 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치 - Google Patents

반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치 Download PDF

Info

Publication number
KR950028085A
KR950028085A KR1019950004504A KR19950004504A KR950028085A KR 950028085 A KR950028085 A KR 950028085A KR 1019950004504 A KR1019950004504 A KR 1019950004504A KR 19950004504 A KR19950004504 A KR 19950004504A KR 950028085 A KR950028085 A KR 950028085A
Authority
KR
South Korea
Prior art keywords
stage
circuit board
sealing resin
semiconductor
semiconductor chip
Prior art date
Application number
KR1019950004504A
Other languages
English (en)
Other versions
KR0179717B1 (ko
Inventor
히로시 이와사키
히데오 아오키
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950028085A publication Critical patent/KR950028085A/ko
Application granted granted Critical
Publication of KR0179717B1 publication Critical patent/KR0179717B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

본 발명은, 낮은 비용이면서 고신뢰성의 반도체 실장회로장치를 수율 좋게 형성해 얻는 반도체 패키지의 제조방법과, 실장방법 및, 그 실장방법의 실시에 적당한 반도체 실장장치의 제공을 목적으로 한다. 가압스테이지상에서, 접속용 단자면(7a)을 포함한 배선회로를 구비한 회로기판(7)의 단(7a)에 돌기전극을 구비한 반도체 칩(8)의 범프(8a)를 대응시켜 위치정합하여 배치·탑재하는 공정과, 상기 배치 탑재된 반도체 칩(8)을 가압하여 반도체 칩(8)의 범프(8a)면상의 돌기전극을 회로기판(7)의 단자(7a)면에 마주 붙이는 가압공정, 상기 회로기판(7)면에 대한 반도체 칩(8)의 가압상태를 유지시키는 클램프공정, 상기 회로기판(7)면에 클램프된 반도체 칩(8)을 가압스테이지로부터 밀봉용 수지의 공급, 충전을 행하는 스테이지로 이동시켜 회로기판(7)면 반도체 칩(8)면 사이에 밀봉용 수지(14)를 공급, 충전하는 공정, 상기 밀봉용 수지(14)의 공급, 충전스테이지로부터 밀봉용 수지(14)를 경화하는 스테이지로 이동시켜 공급, 충전한 밀봉용 수지를 경화하는 공정 및, 상기 밀봉용 수지(14)를 경화시킨 후, 가압상태를 유지시키고 있는 클램프를 떼는 공정을 구비하여 이루어진 것을 특징으로 한다.

Description

반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 실장장치의 요부구성예를 도시한 단면도.

Claims (10)

  1. 가압스테이지상에서 하나의 주면에 접속용 단자면을 포함하는 배선회로를 구비하고 또한 다른 주면에 평면형의 외부접속용 단자가 도출·노출한 절연성 박판의 단자면에, 돌기전극을 구비한 반도체 칩의 패드를 대응시켜 위치정합하여 탑재·배치하는 공정과, 상기 배치된 반도체 칩을 가압하여 반도체 칩의 패드면상의 돌기전극을 절연성 박판의 단자면에 마주 붙이는 가압공정, 상기 절연성 박판면에 대한 반도체 칩의 가압상태를 유지시키는 클램프 공정, 상기 절연성 판면에 클램프된 반도체 칩을 가압 스테이지로부터 밀봉용 수지의 공급, 충전을 행하는 스테이지로 이동시켜, 절연성 박판면-반도체 칩면 사이에 밀봉용 수지를 공급, 충전하는 공정, 이 밀봉용 수지의 공급 충전 스테이지로부터 밀봉용 수지를 경화하는 스테이지로 이동시켜, 공급 충전한 밀봉용 수지를 경화하는 공정 및 상기 밀봉용 수지를 경화시킨 후, 가압상태를 유지시키고 있던 클램프를 떼는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법.
  2. 제1항에 있어서, 상기 밀봉용 수지를 경화하는 스테이지 혹은 밀봉용 수지의 공급, 충전 스테이지와 밀봉용 수지를 경화하는 스테이지가 비교 반송계인 것을 특징으로 하는 반도체 패키지의 제조방법.
  3. 가압 스테이지상에서 접속속용의 단자면을 포함하는 배선회로를 구비한 회로기판의 단자면에, 돌기전극을 구비한 반도체 칩의 패드를 대응시켜 위치정합하여 배치·탑재하는 공정과, 상기 배치·탑재된 반도체 칩을 가압하여 반도체 칩의 패드면상의 돌기전극을 회로기판의 단자면에 마주 붙이는 가공공정, 상기 회로기판면에 대한 반도체 칩의 가압상태를 유지시키는 클램프공정, 상기 회로기판면에 클램프된 반도체 칩을 가압 스테이지로부터 밀봉용수지의 공급, 충전을 행하는 스테이지로 이동시켜 회로기판면-반도체 칩면 사이에 밀봉용 수지를 공급, 충전하는 공정, 상기 밀봉용 수지의 공급, 충전 스테이지로부터 밀봉용 수지를 경화하는 스테이지로 이동시켜 공급, 충전한 밀봉용 수지를 경화하는 공정 및, 상기 밀봉용 수지를 경화시킨 후, 가압상태를 유지시키고 있던 클램프를 떼는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체의 실장방법.
  4. 가압 스테이지상에서, 접속속용 단자면을 포함하는 배선회로를 구비한 회로기판의 단자면에, 절연성 박판의 하나의 주면에 플립칩의 형으로 탑재, 몰드되고 또한 다른 주면에 평면형의 외부 접속용 단자가 도출·노출한 반도체 패키지의 외부 접속용 단자를 대응시켜 위치정합하여 배치·탑재하는 공정, 상기 배치·탑재된 반도체 칩을 가압하여 패키지의 외부 접속용 단자를 회로기판의 접속용 단자면에 마주 붙이는 가압공정, 상기 회로기판면에 대한 반도체 패키지의 가압상태를 유지시키는 클램프공정, 상기 회로기판면에 클램프된 반도체 칩을 가압 스테이지로부터 밀봉용 수지의 공급, 충전을 행하는 스테이지로 이동시켜 회로기판면-반도체 패키지면 사이에 밀봉된 수지를 공급, 충전하는 공정, 상기 밀봉용 수지의 공급, 충전 스테이지로 밀봉용 수지를 경화하는 스테이지로 이동시켜 공급, 충전한 밀봉용 수지를 경화하는 공정 및, 상기 밀봉용 수지를 경화시킨 후, 가압상태를 유지시키고 있던 클램프를 떼는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체의 실장방법.
  5. 제4항에 있어서, 밀봉용 수지를 경화하는 스테이지 혹은 밀봉용 수지의 공급, 충전하는 스테이지와 밀봉용 수지를 경화하는 스테이지가 비교 반송계인 것을 특징으로 하는 반도체의 실장방법.
  6. 접속용의 단자면을 포함하는 배선회로를 구비한 회로기판의 단자면에, 돌기전극을 구비한 반도체 칩의 패드를 대응시켜 위치정합하여 배치·탑재하는 스테이지와, 상기 스테이지상에서 배치·탑재된 반도체 칩을 가압하여 반도체 칩 패드면상의 돌기전극을 회로기판의 단자면에 마주 붙이는 가압기구 및, 상기 회로기판면에 대한 반도체 칩의 가압상태를 유지시키는 클램프기구를 갖춘 착탈이 자유로운 회로기판 유지부품을 구비하여 이루어진 것을 특징으로 하는 반도체 실장장치.
  7. 접속용의 단자면을 포함하는 배선회로를 구비한 회로기판의 단자면에 돌기전극을 구비한 반도체 칩의 패드를 대응시켜 위치정합하여 배치·탑재하는 제1스테이지와, 상기 제1스테이지상에서 배치·탑재된 반도체 칩을 가압하여 반도체 칩 패드면상의 돌기전극을 회로기판의 단자면에 마주 붙이는 가압기구 및, 상기 회로기판면에 반도체 칩을 위치정합하여 배치·탑재, 가압 클램프하는 제1스테이지에 인접 배치되어 밀봉용 수지를 공급, 충전하는 제2스테이지, 상기 제2스테이지에 옮겨 실은 클램프된 회로기판면-반도체 칩면 사이에 밀봉용 수지를 공급, 충전하는 수지 공급, 충전기구 및, 상기 회로기판면-반도체 칩면 사이에 밀봉용 수지를 공급, 충전한 제2스테이지에 인접 배치되어 공급, 충전된 밀봉용 수지를 경화하는 가열수단을 구비한 제3스테이지를 구비하여 이루어진 것을 특징으로 하는 반도체 실장장치.
  8. 접속용 단자면을 포함하는 배선회로를 구비한 회로기판의 단자면에, 절연성 박판의 하나의 주면에 플립칩의 형으로 탑재, 몰드되고 또한 다른 주면에 평면형의 외부접속용 단자가 도출·노출한 반도체 패키지의 외부접속용 단자를 회로기판의 단자면에 대응시켜 위치정합하여 배치·탑재하는 스테이지와, 상기 스테이지상에서 배치·탑재된 반도체 패키지를 가압하여 반도체 패키지의 외부 접속용 단자를 회로기판의 단자면에 마주 붙이는 가압기구 및, 상기 회로기판면에 대한 반도체 패키지의 가압상태를 유지시키는 클램프기구를 구비하여 이루어진 것을 특징으로 하는 반도체 실장장치.
  9. 접속용의 단자면을 포함한 배선회로를 구비한 회로기판의 단자면에, 절연성 박판의 하나의 주면에 플립칩의 형으로 탑재, 몰드되고 또한 다른 주면에 평면형의 외부 접속용 단자가 도출·노출한 반도체 패키지의 외부 접속용 단자를 회로기판의 단자면에 대응시켜 위치정합하여 배치·탑재하는 제1스테이지와, 상기 제1스테이지상에서 배치·탑재된 반도체 패키지를 가압하여 반도체 패키지의 외부 접속용 단자를 회로기판의 단자면에 마주 붙이는 가압기구, 상기 회로기판면에 대한 반도체 패키지의 가압상태를 유지시키는 클램프기구, 상기 제1스테이지에 인접 배치되어 회로기판면에 클램프된 반도체 패키지에 밀봉용 수지를 공급, 충전하는 제2스테이지, 상기 제2스테이지에 옮겨 실은 클램프된 회로기판면-반도체 패키지면 사이에 밀봉용 수지를 공급, 충전하는 수지 공급, 충전 기구 및, 상기 회로기판면-반도체 칩면 사이에 밀봉용 수지를 공급, 충전한 제2스테이지에 인접 배치되어 공급, 충전된 밀봉용 수지를 경화하는 가열수단을 구비한 제3스테이지를 구비하여 이루어진 것을 특징으로 하는 반도체 실장장치.
  10. 제7항에 있어서, 제2스테이지 및 제2스테이지가 비교반송기구를 이루면서 복수개의 클램프기구를 구비하고 있는 것을 특징으로 하는 반도체 실장장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950004504A 1994-03-02 1995-03-02 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치 KR0179717B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6032294A JPH07240435A (ja) 1994-03-02 1994-03-02 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
JP94-32294 1994-03-02

Publications (2)

Publication Number Publication Date
KR950028085A true KR950028085A (ko) 1995-10-18
KR0179717B1 KR0179717B1 (ko) 1999-04-15

Family

ID=12354942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004504A KR0179717B1 (ko) 1994-03-02 1995-03-02 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치

Country Status (3)

Country Link
US (1) US5628111A (ko)
JP (1) JPH07240435A (ko)
KR (1) KR0179717B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928753B2 (ja) 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
JP3789188B2 (ja) 1997-02-24 2006-06-21 富士機械製造株式会社 回路部品装着システム
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
JP4190611B2 (ja) * 1998-03-13 2008-12-03 パナソニック株式会社 部品装着方法、及び部品装着装置
US6651321B2 (en) * 1999-03-10 2003-11-25 Tessera, Inc. Microelectronic joining processes
US6601753B2 (en) 2001-05-17 2003-08-05 Visteon Global Technologies, Inc. Void-free die attachment method with low melting metal
KR100454583B1 (ko) * 2001-09-18 2004-10-28 보임테크놀러지 주식회사 반도체 패키지 제조장비
KR100435164B1 (ko) * 2001-09-27 2004-06-09 삼성전자주식회사 Ｔｂｇａ 패키지 조립 공정용 컬 분리 장치와 방법
DE10245398B3 (de) 2002-09-28 2004-06-03 Mühlbauer Ag Vorrichtung und Verfahren zur Aufbringung von Halbleiterchips auf Trägern
KR100487581B1 (ko) * 2002-09-30 2005-05-03 에스이디스플레이 주식회사 실장장비의 본딩장치
US6821813B2 (en) * 2002-12-19 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Process for bonding solder bumps to a substrate
JP4516354B2 (ja) * 2004-05-17 2010-08-04 パナソニック株式会社 部品供給方法
JP4185062B2 (ja) * 2005-03-04 2008-11-19 エスアイアイ・ナノテクノロジー株式会社 加工用ステージ及び集束ビーム加工装置並びに集束ビーム加工方法
JP2007141935A (ja) * 2005-11-15 2007-06-07 Toray Eng Co Ltd ディスペンス装置及び実装システム
JP5266723B2 (ja) * 2007-11-07 2013-08-21 富士通株式会社 Ｒｆｉｄタグ製造方法
EP2112471A1 (fr) * 2008-04-22 2009-10-28 Microcomponents AG Dispositif de montage pour composant électronique
CN104409373B (zh) * 2014-12-12 2017-03-29 江阴长电先进封装有限公司 一种用于凸块晶圆的贴片机
CN111323878B (zh) * 2020-04-01 2021-10-15 联合微电子中心有限责任公司 一种激光器芯片与硅基光电子芯片的耦合对准装置及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61281540A (ja) * 1985-06-07 1986-12-11 Nec Yamagata Ltd 半導体装置用封止治具
US4715115A (en) * 1986-04-03 1987-12-29 Hewlett-Packard Company Package for water-scale semiconductor devices
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー

Also Published As

Publication number Publication date
JPH07240435A (ja) 1995-09-12
US5628111A (en) 1997-05-13
KR0179717B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR950028085A (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
US6169328B1 (en) Semiconductor chip assembly
KR100552095B1 (ko) 범프 부품 실장체의 제조방법 및 그 제조장치
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
US20040262728A1 (en) Modular device assemblies
JP2008060585A (ja) 半導体チップの順応性インターフェースを形成する方法
KR19980068001A (ko) 반도체 패키지의 제조방법
CN109003907B (zh) 封装方法
KR20120009713A (ko) 인쇄회로기판 조립체의 제조장치 및 이의 제조방법
KR100555860B1 (ko) 접착제 및 밀봉제를 공 경화하여 전자 패키지를 제조하는 방법
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
JP2004335603A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
EP1148540A2 (en) Method and device for attaching a semiconductor chip to a chip carrier
JP2617402B2 (ja) 半導体装置、電子回路装置、およびそれらの製造方法
KR100608185B1 (ko) 반도체 장치 및 그 제조 방법
CN211320091U (zh) 芯片的扇出封装结构
KR20010063682A (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2002299809A (ja) 電子部品の実装方法および実装装置
JPH10173007A (ja) ベアチップ搭載装置
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
TWI710450B (zh) 樹脂成型裝置、脫模膜的剝離方法、樹脂成型品的製造方法
KR940001887B1 (ko) 반도체 장치의 밀봉방법
JPH04171970A (ja) 半導体装置
US6875636B2 (en) Wafer applied thermally conductive interposer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee