KR950022346A - 이래스틱 스토어의 데이타 슬립 검출 회로 - Google Patents
이래스틱 스토어의 데이타 슬립 검출 회로 Download PDFInfo
- Publication number
- KR950022346A KR950022346A KR1019930026111A KR930026111A KR950022346A KR 950022346 A KR950022346 A KR 950022346A KR 1019930026111 A KR1019930026111 A KR 1019930026111A KR 930026111 A KR930026111 A KR 930026111A KR 950022346 A KR950022346 A KR 950022346A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- write timing
- read
- receiving
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
소정 위상차로 반복되는 라이트 타이밍신호와 리드 타이밍신호의 불연속성을 검출하고, 라이트 및 리드 타이밍신호의 분주비에 관계없이 일정한 구성으로 구현할 수 있는 데이타 슬립 검출회로가 개시되고 있다. 본 발명은 라이트 타이밍 신호를 기준 선회로 입력받아 소정 분주비로 분주하고, 리드 타이밍 신호를 클럭입력받으면, 상기 리드 타이밍 신호가 상기 분주된 라이트 타이밍 신호에 대응하여 소정 위상차로 동기되는가를 검색한 후, 비동기 검색시 리드 타이밍 에러신호를 출력하는 리디 타이밍 에러검출부와, 리드 타이밍 신호를 기준 선회로 입력받아 소정 분주비로 분주하고, 라이트 타이밍 신호를 클럭입력받으면, 상기 라이트 타이밍 신호가 상기 분주된 리드 타이밍 신호에 대응하여 소정 위상차로 동기되는가를 검색하고, 비동기 검색시 라이트 타이밍 에러신호를 출력하는 라이트 타이밍 에러검출부와, 상기 리드 타이밍 에러 검출부 및 라이트 타이밍 에러검출부에 연결되어 상기 리드 및 라이트 타이밍 에러신호를 입력받아 이래스틱 스토어 에러신회로 출력하는 에러신호 출력부로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 데이타 슬립 검출회로의 구성도.
제4도는 본 발명에 따른 데이타 슬립 검출회로의 동작 타이밍 일례도.
Claims (3)
- 데이타 슬립 검출회로에 있어서, 라이트 타이밍 신호를 기준 선회로 입력받아 소정 분주비로 분주하고, 리드 타이밍 신호를 클럭입력받아 상기 분주된 라이트 타이밍 신호에 대응하여 소정 위상차로 동기되는가를 비교하고 상기 비교결과에 대응하는 리드 타이밍 에러신호를 출력하는 리디 타이밍 에러검출부와, 리드 타이밍 신호를 기준 선회로 입력받아 소정 분주비로 분주하고, 라이트 타이밍 신호를 클럭입력받아 상기 분주된 리드 타이밍에 대응하여 소정 위상차로 동기되는가를 비교하고, 상기 비교결과에 대응하는 라이트 타이밍 에러신호를 출력하는 라이트 타이밍 에러 검출부와, 상기 리드 타이밍 에러 검출부 및 라이트 타이밍 에러 검출부에 연결되어 상기 리드 및 라이트 타이밍 에러신호를 입력받아 이래스틱 스토어 에러신회로 출력하는 에러신호 출력부로 구성함을 특징으로 하는 데이타 슬립 검출회로.
- 제1항에 있어서, 상기 리드 타이밍 에러 검출부가 상기 라이트 타이밍 신호를 기준신회로 클럭 입력받아 2분주 출력하는 분주기와, 상기 라이트 타이밍 신호를 클럭 입력받으며, 상기 분주기의 출력을 입력받아 상기 클럭 입력신호에 동기하여 출력하는 제1래치수단과, 상기 라이트 타이밍 신호를 클럭 입력받으며, 상기 젤1래치 수단의 출력을 입력받아 상기 클럭 입력신호에 동기하여 출력하는 제2래치수단과, 상기 제1및 제2래치수단의 출력을 입력받아 논리곱 연산출력하는 논리곱 연산수단과, 상기 제1및 제2래치수단의 출력을 입력받아 부논리합 연산출력하는 부논리합 연산수단과, 상기 논리곱 연산수단과 상기 부논리곱합연산수단의 출력을 입력받아 논리합연산출력하는 논리합연산수단으로 구성함을 특징으로 하는 데이타 슬립 검출회로.
- 제1항 또는 제2항에 있어서, 상기 라이트 타이밍 에러 검출부가 상기 라이트 타이밍 신호를 기준선회로서 클럭 입력받아 2분주 출력하는 분주기와, 상기 라이트 타이밍 신호를 클럭 입력받으며, 상기 분주기의 출력을 입력받아 상기 클럭 입력신호에 동기하여 출력하는 제1래치수단과, 상기 라이트 타이밍 신호를 클럭 입력받으며, 상기 제1래치 수단의 출력을 입력받아 상기 클럭 입력신호에 동기하여 출력하는 제2래치수단과, 상기 제1및 제2래치수단의 출력을 입력받아 논리곱 연산출력하는 논리곱 연산수단과, 상기 제1및 제2래치수단의 출력을 입력받아 부논리합 연산출력하는 부논리합 연산수단과, 상기 논리곱 연산수단과 상기 부논리곱 연산수단의 출력을 입력받아 논리합연산출력하는 논리합연산수단으로 구성함을 특징으로 하는 데이타 슬립 검출 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026111A KR950022346A (ko) | 1993-12-01 | 1993-12-01 | 이래스틱 스토어의 데이타 슬립 검출 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026111A KR950022346A (ko) | 1993-12-01 | 1993-12-01 | 이래스틱 스토어의 데이타 슬립 검출 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950022346A true KR950022346A (ko) | 1995-07-28 |
Family
ID=66825679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026111A KR950022346A (ko) | 1993-12-01 | 1993-12-01 | 이래스틱 스토어의 데이타 슬립 검출 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950022346A (ko) |
-
1993
- 1993-12-01 KR KR1019930026111A patent/KR950022346A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000761B1 (ko) | 직렬 입력신호의 동기회로 | |
| KR910009002A (ko) | 디지탈 방식의 위상을 동기시키는 방법 및 구조 | |
| KR910002135A (ko) | 위상차 검출회로 | |
| KR920704428A (ko) | 고속 프리스케일러 | |
| KR20010003266A (ko) | 싱크로너스 데이터 샘플링 회로 | |
| KR970049573A (ko) | 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로 | |
| KR880008563A (ko) | 동기회로 | |
| KR840007185A (ko) | 다중동기장치 | |
| KR880013326A (ko) | 듀티사이클과 무관한 위상 검파기 | |
| US3935475A (en) | Two-phase MOS synchronizer | |
| KR950022346A (ko) | 이래스틱 스토어의 데이타 슬립 검출 회로 | |
| KR840005645A (ko) | 샘플링 펄스 발생장치 | |
| KR960705397A (ko) | 디지탈 위상 동기 루프(digital phase locked loop) | |
| KR840005634A (ko) | 클럭 재생회로 | |
| KR890016774A (ko) | 위상동기회로 | |
| KR950015033A (ko) | 리셋 회로(Reset Circuit) | |
| KR960008333A (ko) | 칩테스트용 외부동기회로 | |
| KR870006739A (ko) | 프레임 동기 검출 방법 및 회로 | |
| KR920011136A (ko) | 분산형 프레임 구조의 병렬 프레임 검출회로 | |
| KR970013691A (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
| KR910021041A (ko) | 위상 동기 출력 검출회로 | |
| KR890009121A (ko) | 병렬 검출 방식을 이용한 프레임 동기회로 | |
| KR970004326A (ko) | 위상차 검출회로 | |
| KR940020680A (ko) | 클럭동기회로 | |
| KR920017417A (ko) | Dtmf 신호 검출 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |