KR920011136A - 분산형 프레임 구조의 병렬 프레임 검출회로 - Google Patents
분산형 프레임 구조의 병렬 프레임 검출회로 Download PDFInfo
- Publication number
- KR920011136A KR920011136A KR1019900018792A KR900018792A KR920011136A KR 920011136 A KR920011136 A KR 920011136A KR 1019900018792 A KR1019900018792 A KR 1019900018792A KR 900018792 A KR900018792 A KR 900018792A KR 920011136 A KR920011136 A KR 920011136A
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- pulse
- divider
- variable
- divides
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 회로도, 제4도는 제3도의 동작 타이밍도.
Claims (1)
- 분산형 프레임 데이타를 처리하는 통신장비의 프레임 비트검출회로에 있어서, 클럭(CK)을 받아 제1제어신호에 의해 가변 분주하여 오버헤드검출 펄스를 생성 출력하는 제1가변분주기(10)와, 상기 제1가변분주기(10)의 오버헤드 검출펄스를 받아 분주하여 슬롯검출 펄스를 생성 출력하는 분주기(20)와, 상기 슬롯 펄스를 받아 분주하여 프레임 펄스를 출력하되 소정 제2제어 신호가 입력될시는 그 상태에 따라 분주값을 변화시켜 분주하고 다시 원상태로 복구분주하는 제2분주기(30)와, 프레임 단위로 구성된 입력 데이타(DT)를 받아 상기 분주기(20)의 슬롯펄스 및 상기 제2가변분주기의 프레임 펄스에 의해 4가지 상태의 프레임 비트를 비교 검출하여 그에 대응한 제2제어신호를 출력하고 상기 제4가지의 프레임 비트중 어느 상태도 비교 검출되지 않을시는 상기 제1가변분주기(10)에 제1제어신호를 상기 제2분주기(30)에 출력하는 비교기(40)로 구성함을 특징으로 하는 분산형 프레임 구조의 병렬 프레임 검출회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900018792A KR930010918B1 (ko) | 1990-11-20 | 1990-11-20 | 분산형 프레임 구조의 병렬 프레임 검출회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900018792A KR930010918B1 (ko) | 1990-11-20 | 1990-11-20 | 분산형 프레임 구조의 병렬 프레임 검출회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920011136A true KR920011136A (ko) | 1992-06-27 |
KR930010918B1 KR930010918B1 (ko) | 1993-11-17 |
Family
ID=19306250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900018792A KR930010918B1 (ko) | 1990-11-20 | 1990-11-20 | 분산형 프레임 구조의 병렬 프레임 검출회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930010918B1 (ko) |
-
1990
- 1990-11-20 KR KR1019900018792A patent/KR930010918B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930010918B1 (ko) | 1993-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930003584A (ko) | 초 고주파 클럭 및 데이타 복구 회로를 위한 위상 검파기 | |
KR900003705A (ko) | 일부 및 시각의 보정방법 | |
KR880003238A (ko) | 클럭 재생 장치 | |
KR880000880A (ko) | 비 교 기 | |
KR920011136A (ko) | 분산형 프레임 구조의 병렬 프레임 검출회로 | |
KR870010690A (ko) | 주파수 이상 검출회로 | |
KR890016774A (ko) | 위상동기회로 | |
KR950016217A (ko) | 클럭 신호 생성 장치 | |
KR920017417A (ko) | Dtmf 신호 검출 장치 및 방법 | |
KR840005634A (ko) | 클럭 재생회로 | |
KR900002624A (ko) | 클램프펄스 작성회로 | |
KR880008541A (ko) | 동기패턴 검출회로 | |
KR920014182A (ko) | 동기신호 검출회로 | |
KR950016272A (ko) | 클럭동기회로 | |
KR970056067A (ko) | 광 전송장치의 타임슬롯(tsx)신호 에러검출기 | |
KR920008770A (ko) | 동기형 메모리 장치의 타이밍 제어회로 | |
KR950022346A (ko) | 이래스틱 스토어의 데이타 슬립 검출 회로 | |
KR920005511A (ko) | 프레임 검출 회로 | |
KR920020878A (ko) | 비트별 에러 체크회로 | |
KR970003051A (ko) | 광디스크 장치의 스핀들모터 제어신호 생성장치 | |
KR950022091A (ko) | 동기식 전송장치의 오버헤드 타이밍 검출회로 | |
KR910001539A (ko) | 클럭 위상비교를 이용한 에러검출 회로 | |
KR870006739A (ko) | 프레임 동기 검출 방법 및 회로 | |
KR910015938A (ko) | 리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로 | |
KR890009121A (ko) | 병렬 검출 방식을 이용한 프레임 동기회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041022 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |