KR910015938A - 리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로 - Google Patents

리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로 Download PDF

Info

Publication number
KR910015938A
KR910015938A KR1019900002127A KR900002127A KR910015938A KR 910015938 A KR910015938 A KR 910015938A KR 1019900002127 A KR1019900002127 A KR 1019900002127A KR 900002127 A KR900002127 A KR 900002127A KR 910015938 A KR910015938 A KR 910015938A
Authority
KR
South Korea
Prior art keywords
clock
elastic buffer
frame
signal
gate
Prior art date
Application number
KR1019900002127A
Other languages
English (en)
Other versions
KR920006791B1 (ko
Inventor
구제길
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019900002127A priority Critical patent/KR920006791B1/ko
Publication of KR910015938A publication Critical patent/KR910015938A/ko
Application granted granted Critical
Publication of KR920006791B1 publication Critical patent/KR920006791B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

내용 없음

Description

리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 회로도, 제2도는 제1도의 일부분의 동작 파형도.

Claims (1)

  1. 리프레임시 버퍼의 딜레이를 제거한 독립동기 구성회로에 있어서, 소정크기의 저장영역을 가지며, 수신클럭 RCK입력에 의해 수신 데이타 RD를 상기 저장영역에 저장하고, 리이드 클럭 입력에 의해 상기 저장영역에 저장된 데이타를 출력하여 시스템간의 클럭차를 보상하며, 상기 저장영역의 상태 알람 신호를 출력하는 일레스틱 버퍼(10)와, 상기 수신클럭 RCK를 상기 일레스틱 버퍼(10) 저장 크기의 1/2까지 카운트 하여 게이트 제어신호를 발생하는 하프-풀 카운터(20)와, 시스템 클럭라인(11)과 상기 일레스틱 버퍼(10)의 리이드 클럭단자 사이에 접속되며 상기 게이트 제어신호입력에 의해 인에이블 되어상기 시스템 클럭라인(11)의 시스템 클럭 SCK를 상기 리이드 클럭단자로 제공하는 게이트(30)와, 상기 일레스틱 버퍼(10)의 출력단자 및 상기 시스템 클럭라인(11)에 접속되어 있으며, 상기 시스템 클럭라인(11)의 시스템 클럭 SCK를 분주하여 프레임 클럭을 출력하고 상기 프레임 클럭으로 프레임 배열을 검출하여 동기 이탈 혹은 동기 잡힘 신호를 발생하는 프레임 배열신호 검출기(40)와, 상기 일레스틱 버퍼(10)의 출력단자의 시스템 수신단자 사이에 접속되고 시스템 동기 인에이블 신호에 의해 상기 일레스틱 버퍼(10)의 출력을 시스템으로 전송하는 데이타 전송 게이트(90)와, 상기 프레임 배열신호검출기(40)의 출력단자에 접속되어 있으며, 상기 동기 잡힘신호에 의해 인에이블되고 프레임 클럭에 의해 시스템 프레임동기신호를 래치하여 상기 전송게이트(90)의 인에이블신호로 출력하는 데이타 전송 제어기(60)와, 상기한 일레스틱 버퍼(10)의 상태 알람신호의 입력에 의해 상기 일레스틱 버퍼(10) 및 하프 풀 카운터(20)를 리세트하는 앤드게이트(70, 80)으로 구성됨을 특징으로 하는 리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900002127A 1990-02-21 1990-02-21 리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로 KR920006791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900002127A KR920006791B1 (ko) 1990-02-21 1990-02-21 리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900002127A KR920006791B1 (ko) 1990-02-21 1990-02-21 리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로

Publications (2)

Publication Number Publication Date
KR910015938A true KR910015938A (ko) 1991-09-30
KR920006791B1 KR920006791B1 (ko) 1992-08-17

Family

ID=19296256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002127A KR920006791B1 (ko) 1990-02-21 1990-02-21 리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로

Country Status (1)

Country Link
KR (1) KR920006791B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238208B1 (ko) * 1996-10-16 2000-01-15 윤종용 동기식 직렬 입출력 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238208B1 (ko) * 1996-10-16 2000-01-15 윤종용 동기식 직렬 입출력 회로

Also Published As

Publication number Publication date
KR920006791B1 (ko) 1992-08-17

Similar Documents

Publication Publication Date Title
KR880009520A (ko) 디지탈 데이타 메모리 시스템
KR940010082A (ko) 반도체메모리장치의 데이타출력버퍼
KR970029850A (ko) 반도체 메모리 디바이스
KR960025082A (ko) 데이타 전송장치
KR910015938A (ko) 리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로
KR20000041464A (ko) 반도체 메모리 장치의 입력버퍼
KR0142311B1 (ko) 디지탈 전송시스템의 선로지연 보상회로
KR940027383A (ko) 버스 다중화 회로
KR940010429B1 (ko) 동기신호 발생장치
JPS57117035A (en) Data transfer device of asynchronous device
KR950033866A (ko) 에스 디 엘 시/에이치 디 엘 시 데이타 프레임의 토큰링 제어 버스 송신 정합 장치
KR930022201A (ko) 선입선출 감시 시스템
KR940020830A (ko) 고선명 텔레비젼의 슬라이스 분배장치
JPS5972845A (ja) 非同期式デ−タ受信回路
KR920003722A (ko) 교환시스템의 외부 프레임 동기회로
KR890011160A (ko) 무인중계 시스템의 전원 제어장치
KR960024803A (ko) 동기식 기억 소자의 클럭신호 입력장치
KR910021073A (ko) 루우프형상 전송장치
KR960003173A (ko) 디지탈신호처리시스템에 있어서 입출력동기제어장치
KR920020878A (ko) 비트별 에러 체크회로
KR960027396A (ko) 고속전송시스템의 경보발생장치
KR930003594A (ko) 디지틀 동기 다중화기의 경보표시신호 상태 검출기
KR950022332A (ko) 전송프레임 이탈발생 경보시스템
KR920003672A (ko) 복합 운용방식 dm 통신시스템의 수신회로
KR950013112A (ko) Atm통신시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070709

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee