KR950019755A - 반도체 소자의 전류 감지회로 - Google Patents

Abstract

본 발명은 반도체 소자의 전류 감지회로에 관한 것으로, 불휘발성 메모리 셀의 전류를 센싱할 때에 전압 감지 증폭기로부터 피드백된 출력신호를 사용하여 전류 감지회로의 전류 구동 트랜지스터의 크기를 조정함으로써, 비트라인에서의 큰 센싱 마진을 확보하고 이에 따라 안정적이고 빠른 데이타 출력 특성을 실현한 전류 감지회로에 관한 기술이다.

Description

반도체 소자의 전류 감지회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 종래의 전류 감지회로를 도시한 회로도.

제2도는 통상의 전압 감지 증폭기를 도시한 회로도.

제3도는 종래의 전류 감지회로의 도시한 회로도.

제4도는 종래의 전류 감지회로의 출력과 본 발명의 전류 감지회로의 출력을 비교한 파형도.

Claims (3)

1. 전압 감지 증폭기와 비트라인(SDT,SREF)을 통해 서로 접속되어 있으며, 워드라인이 인에이블되었을때에 데이타를 저장하고 있는 불휘발성 메모리 셀의 전류와 일정한 전류를 방전하고 있는 기준 셀의 전류를 비교ㆍ센싱하여 비트라인(SDT,SREF)를 통해 상기 감지 증폭기로 전달하는 전류 감지회로에 있어서, 기준셀에 접속된 제1노드를 입력노드로 하는 제1반전 게이트와, 드레인이 비트라인(SREF)에 접속되고 게이트가 상기 제1반전 게이트의 출력노드에 연결되며, 소오스가 상기 제1노드에 접속되어 있는 제1트랜지스터와, 드레인과 게이트가 상기 비트라인(SREF)에 접속되고 소오스로는 전원 전압이 인가되는 제2트랜지스터와, 불휘발성 메모리 셀에 접속된 제2노드를 입력노드로 하는 제2반전 게이트와, 드레인이 비트라인(SDT)에 접속되고 게이트가 상기 제2반전 게이트의 출력노드에 연결되며, 소오스가 상기 제2노드에 접속되어 있는 제3트랜지스터와, 드레인과 게이트가 상기 비트라인(SDT)에 접속되고 소오스로는 전원 전압이 인가되는 제4트랜지스터와, 다이오드 구조로 전원전압에 접속된 제5트랜지스터와, 상기 제5트랜지스터의 드레인과 게이트가 공통 접속된 노드와 상기 비트라인(SDT) 사이에 접속되며 상기 전압 감지 증폭기의 출력에 의해 게이트가 제어되는 제6트랜지스터와, 상기 비트라인(SDT)와 상기 제2노드 사이에 직렬 접속되며 각각의 게이트가 상기 전압 감지 증폭기의 출력과 제2반전 게이트의 출력노드에 의해 제어되는 제7 및 제8트랜지스터를 포함하고 있으며, 상기 전압 감지 증폭기의 출력을 이용하여, 불휘발성 메모리 셀의 문턱전압이 높은 경우에는 상기 제6트랜지스터를 동작시키고, 셀의 문턱 전압이 낮은 경우에는 상기 제7트랜지스터를 동작시키는 것을 특징으로 하는 반도체 소자의 전류 감지회로.
2. 제1항에 있어서, 상기 전압 감지 증폭기의 출력에 의해 제어되는 트랜지스터를 병렬 접속된 다수 개의 트랜지스터로 대체하는 것을 특징으로 하는 반도체 소자의 전류 감지회로.
3. 제1항에 있어서, 전류 감지회로의 특성에 따라, 상기 제5 및 제6트랜지스터 또는 제7 및 제8트랜지스터를 선택적으로 포함하는 것을 특징으로 하는 반도체 소자의 전류 감지회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.