KR950012471A - 불휘발성 반도체 기억 장치와 그 기록 특성 회복 방법 - Google Patents
불휘발성 반도체 기억 장치와 그 기록 특성 회복 방법 Download PDFInfo
- Publication number
- KR950012471A KR950012471A KR1019940027857A KR19940027857A KR950012471A KR 950012471 A KR950012471 A KR 950012471A KR 1019940027857 A KR1019940027857 A KR 1019940027857A KR 19940027857 A KR19940027857 A KR 19940027857A KR 950012471 A KR950012471 A KR 950012471A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate insulating
- stress
- semiconductor memory
- nonvolatile semiconductor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
Abstract
목적 : EEPROM에 있어서, 기록/소거를 반복함으로써 터널 산화막의 열화를 수복하여 메모리의 수명을 연장시키기 위한 것이다.
구성 : 실리콘 기판(1)을 접지하고, 드레인 영역(7)에 전원 전압(Vcc)(5V)을, 제어게이트(5)에 고전압(Vpp)(10V)을 인가하여, 터널 데이트 전극(2)에 전압 스트레스를 걸어, 산화막(2)중에 포획되어 있는 전자를 부유 게이트(3)로 배출한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 제1, 제 2 의 실시예를 설명하기 위한 불휘발성 반도체 기억 장치의 블럭도,
제 2 도는 본 발명의 제 1 의 실시예의 효과를 설명하기 위한 메모리 셀의 단면도.
Claims (8)
- 소스 영역 및 드레인 영역을 갖고, 그들의 영역간의 채널 영역 상에, 제 1 의 게이트 절연막, 부유 게이트 전극, 제 2 의 게이트 절연막 및 제어 게이트 전극이 순서대로 적층된 구조를 갖는 전기적 소거가 가능한 메모리 셀을 복수개 구비하며, 기록 모드, 판독 모드, 소거 모드 및 스트레스 인가 모드에서 동작 가능한 불휘발성 반도체 기억 장치에 있어서, 스트레스 인가 모드시에는 채널 전류가 흐르지 않는 상태에서 상기 제 1 의 게이트 절연막에 전압 스트레스를 인가하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 제 1 항에 있어서, 스트레스 인가 모드시에는, 상기 제어 게이트 전압에 정(+)의 고전압을 인가하고, 기판에 접지 전위 또는 부전위를 제공하여 상기 제 1 의 게이트 절연막에 전압 스트레스를 인가하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 제 1 항에 있어서, 스트레스 인가 모드시에는, 상기 제어 게이트 전극에 정(+)의 고전압을 인가하고, 상기 드레인 영역에 정(+)의 중간 전위를 인가하여, 기판에 접지 전위 또는 부전위를 제공하여 상기 제 1 의 게이트 절연막에 전압 스트레스를 인가하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 소스 영역 및 드레인 영역을 갖고, 그들의 영역간의 채널 영역 상에, 제1 의 게이트 절연막, 부유 게이트 전극, 제 2 의 절연막 및 제어 게이트 전극이 순서대로 적층된 구조를 갖는 전기적 소거가 가능한 메모리 셀을 복수개 구비하는 불휘발성 반도체 기억 장치의 기록 특성 회보고 방법에 있어서, 상기 제 1 의 게이트 절연막에 포획된 전자를 채널 전류가 흐르지 않는 상태에서 상기 제 1 의 게이트 절연막에 전압 스트레스를 인가하여 배제하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 기록 특성 회복 방법.
- 제 4 항에 있어서, 상기 전압 스트레스가 기판측이 부(-), 제어 게이트 전극측이 정(+)의 스트레스인것을 특징으로 하는 불휘발성 반도체 기억 장치의 기록 특성 회복 방법.
- 제 4 항에 있어서, 상기 전압 스트레스가 1m초간 내지 20m초간 인가되는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 기록 특성 회복 방법.
- 제 4 항에 있어서, 상기 전압 스트레스가 상기 제 1 의 게이트 절연막의 상기 드레인 영역 근처의 부분에 강화되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 기록 특성 회복 방법.
- 제 4 항에 있어서, 소거 조작을 행할 때 마다 소거 조작의 직전 또는 직후에 상기 제 1 의 게이트 절연막에 전압 스트레스를 인가하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 기록 특성 회복 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29155693A JP2725575B2 (ja) | 1993-10-28 | 1993-10-28 | 不揮発性半導体記憶装置とその書き込み特性回復方法 |
JP93-291556 | 1993-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950012471A true KR950012471A (ko) | 1995-05-16 |
KR0152318B1 KR0152318B1 (ko) | 1998-12-01 |
Family
ID=17770450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940027857A KR0152318B1 (ko) | 1993-10-28 | 1994-10-28 | 불휘발성 반도체 기억 장치와 그 기록 특성 회복 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5530669A (ko) |
JP (1) | JP2725575B2 (ko) |
KR (1) | KR0152318B1 (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09320287A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 不揮発性半導体記憶装置 |
TW365001B (en) * | 1996-10-17 | 1999-07-21 | Hitachi Ltd | Non-volatile semiconductor memory apparatus and the operation method |
EP1012846B1 (en) * | 1998-06-12 | 2004-03-31 | Macronix International Co., Ltd. | Channel fn program/erase recovery scheme |
KR100314644B1 (ko) | 1998-12-28 | 2001-12-12 | 박종섭 | 리페어퓨즈셀의과소거확인회로 |
US6166955A (en) * | 1999-07-09 | 2000-12-26 | Macronix International Co., Ltd. | Apparatus and method for programming of flash EPROM memory |
JP4586219B2 (ja) * | 1999-09-17 | 2010-11-24 | ソニー株式会社 | 不揮発性半導体記憶装置の消去方法 |
TW498333B (en) * | 2001-03-09 | 2002-08-11 | Amic Technology Taiwan Inc | Method for increasing application times of flash memory by using multi-erasement path |
JP3857640B2 (ja) * | 2002-11-29 | 2006-12-13 | 株式会社東芝 | 半導体記憶装置 |
US6721204B1 (en) * | 2003-06-17 | 2004-04-13 | Macronix International Co., Ltd. | Memory erase method and device with optimal data retention for nonvolatile memory |
JP2005197363A (ja) | 2004-01-05 | 2005-07-21 | Toshiba Corp | 不揮発性半導体メモリセル及びその製造方法 |
US7075828B2 (en) * | 2004-04-26 | 2006-07-11 | Macronix International Co., Intl. | Operation scheme with charge balancing erase for charge trapping non-volatile memory |
US7133313B2 (en) * | 2004-04-26 | 2006-11-07 | Macronix International Co., Ltd. | Operation scheme with charge balancing for charge trapping non-volatile memory |
JP2007257827A (ja) * | 2007-04-27 | 2007-10-04 | Spansion Llc | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
KR101506336B1 (ko) * | 2008-10-10 | 2015-03-27 | 삼성전자주식회사 | 산화막 복구 기능을 갖는 비휘발성 메모리 장치 그리고 그것의 블록 관리 방법 |
JP2010170591A (ja) * | 2009-01-20 | 2010-08-05 | Toshiba Corp | 不揮発性半導体記憶装置及びその駆動方法 |
JP6581376B2 (ja) * | 2015-03-26 | 2019-09-25 | パイオニア株式会社 | 半導体装置及び撮像装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63249375A (ja) * | 1987-04-06 | 1988-10-17 | Oki Electric Ind Co Ltd | 半導体記憶装置のデ−タ消去方法 |
JPS6423496A (en) * | 1987-07-17 | 1989-01-26 | Mitsubishi Electric Corp | Semiconductor storage device |
JP2804066B2 (ja) * | 1989-02-22 | 1998-09-24 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JP2907863B2 (ja) * | 1989-04-26 | 1999-06-21 | 株式会社日立製作所 | 不揮発性半導体メモリの製造方法 |
US5272669A (en) * | 1991-02-20 | 1993-12-21 | Sundisk Corporation | Method and structure for programming floating gate memory cells |
US5357463A (en) * | 1992-11-17 | 1994-10-18 | Micron Semiconductor, Inc. | Method for reverse programming of a flash EEPROM |
US5357476A (en) * | 1993-06-01 | 1994-10-18 | Motorola, Inc. | Apparatus and method for erasing a flash EEPROM |
-
1993
- 1993-10-28 JP JP29155693A patent/JP2725575B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-28 KR KR1019940027857A patent/KR0152318B1/ko not_active IP Right Cessation
- 1994-10-28 US US08/330,688 patent/US5530669A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2725575B2 (ja) | 1998-03-11 |
KR0152318B1 (ko) | 1998-12-01 |
US5530669A (en) | 1996-06-25 |
JPH07122091A (ja) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100292361B1 (ko) | 반도체불휘발성메모리의데이타기입방법 | |
US6141250A (en) | Non-volatile semiconductor memory device | |
KR950012471A (ko) | 불휘발성 반도체 기억 장치와 그 기록 특성 회복 방법 | |
US5790460A (en) | Method of erasing a flash EEPROM memory | |
KR970004044A (ko) | 불휘발성반도체기억장치 | |
JP2010021572A (ja) | ツインmonosメモリアレイ構造 | |
JPH0927560A (ja) | 不揮発性半導体記憶装置 | |
US5862078A (en) | Mixed mode erase method to improve flash eeprom write/erase threshold closure | |
US20020028547A1 (en) | Flash memory programming method | |
KR100324191B1 (ko) | 비휘발성반도체기억장치내에서의데이터소거방법 | |
US6760270B2 (en) | Erase of a non-volatile memory | |
US6049484A (en) | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase | |
KR100655944B1 (ko) | 신뢰성을 개선하기 위하여 eeproms을 소거하는동안 감소된 일정한 전계를 제공하는 방법 | |
JPH06302828A (ja) | 半導体不揮発性記憶装置 | |
US6160740A (en) | Method to provide a reduced constant E-field during erase of EEPROMs for reliability improvement | |
KR960011187B1 (ko) | 불휘발성 반도체메모리 | |
RU2168242C2 (ru) | Электрически стираемая и программируемая энергонезависимая накопительная ячейка | |
JP2624716B2 (ja) | 不揮発性半導体メモリ装置のしきい電圧設定方法 | |
JP3106473B2 (ja) | 不揮発性半導体記憶装置 | |
KR100347548B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
US6091638A (en) | Method for programming, reading and erasing a flash memory | |
JP4254561B2 (ja) | 不揮発性半導体記憶装置 | |
JPH0320838B2 (ko) | ||
KR19990021585A (ko) | 비휘발성 반도체 기억 장치의 구동 방법 | |
JPH03252994A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040624 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |