KR950008844B1 - 반도체 처리시스템에 있어서 반도체 기판을 반송하는 방법 및 장치 - Google Patents

반도체 처리시스템에 있어서 반도체 기판을 반송하는 방법 및 장치 Download PDF

Info

Publication number
KR950008844B1
KR950008844B1 KR1019910015384A KR910015384A KR950008844B1 KR 950008844 B1 KR950008844 B1 KR 950008844B1 KR 1019910015384 A KR1019910015384 A KR 1019910015384A KR 910015384 A KR910015384 A KR 910015384A KR 950008844 B1 KR950008844 B1 KR 950008844B1
Authority
KR
South Korea
Prior art keywords
time
processing
semiconductor substrate
conveying
condition
Prior art date
Application number
KR1019910015384A
Other languages
English (en)
Other versions
KR920007081A (ko
Inventor
마사미 니시다
마사히로 히모토
테츠야 하마다
노리아키 요코노
다케오 오카모토
Original Assignee
다이닛뽕스크린 세이조오 가부시키가이샤
이시다 아키라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이닛뽕스크린 세이조오 가부시키가이샤, 이시다 아키라 filed Critical 다이닛뽕스크린 세이조오 가부시키가이샤
Publication of KR920007081A publication Critical patent/KR920007081A/ko
Application granted granted Critical
Publication of KR950008844B1 publication Critical patent/KR950008844B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices

Abstract

내용 없음.

Description

반도체 처리시스템에 있어서 반도체 기판을 반송하는 방법 및 장치
제1도는 본 발명의 실시예에 따른 반도체 기판처리용 시스템을 나타내는 투시도.
제2도는 제1도에 나타낸 시스템을 나타내는 블럭도면.
제3(a)는 제1에 나타난 시스템에서 채용된 기판을 반송하는 루우트를 나타내는 모식적 평면도.
제3(b)는 제3(a)도에 나타난 루우트를 나타내는 블럭도.
제4도는 종래 반송 방법으로 처리되는 기판의 플로워를 나타낸다.
제5도는 반송 시간을 설명하는 설명도.
제6도는 실시예에 따른 로보트(5)의 이동을 설명한다.
제7도는 실시예에 관한 기판반송 방법의 전체 흐름을 나타내는 프로워 챠트.
제8도는 내지 제11도는 실시예에 관한 기판을 반송 방법의 일부분의 흐름을 나타내는 플로워 챠트.
제12a도 및 제12b도는 실시예에 따라서 처리된 웨이퍼의 흐름을 나타낸다.
제13a도는 반도체 기판용 가열처리기의 개념을 나타내는 모식적 평면도.
제13b도는 반송 웨이퍼에 대한 처리 순서를 나타낸 도면.
제14도는 종래 기술의 하나의 예를 나타내는 단면도.
제15(a)도와 제15(b)도는 가열처리에서 온도 커브를 설명한다.
* 도면의 주요부분에 대한 부호의 설명
3 : 웨이퍼 41,42 : 가열처리부
43,44 : 냉각처리부 5 : 로보트
18a,18b,18c,18d : 투입대기시간
본 발명은 반도체 처리시스템에서 반도체 기판을 반송하기 위한 장치와 방법에 관한 것으로 특히, 가열처리부를 포함하는 복수의 기판 처리부에 대하여 반송수단이 소정의 순서로 각 처리부를 순환이동하여 복수의 반도체 기판을 순차적으로 반송하는 기판의 반송장치 및 방법에 관한 것이다.
반도체 기판에 대한 가열처리는 반도체 장치의 제조에 극히 중요하다. 예를들면, 포토리소그래픽 기술에 있어서, 소망의 구조로 회로의 패턴을 만드는 것은 물론 반도체 내로 불순물을 확산시키기 위해 가열처리가 필요하며, 포터레지스터에 대한 가열처리는 패턴의 정도(程度)에 큰 영향을 준다.
많은 수의 기판에 대해 고효율로 가열 처리를 실행하기 위해서 다양한 종류의 장치가 실시되어 왔다.
제13a도는 반도체 기판용 가열처리장치의 개념을 나타내는 평면도이다.
예를들면, 실리콘 웨이퍼(3)와 같은 반도체 기판을 저장하는 카세트(2)가 인덱서(1)상에 탑재되어 있다. 이동기구(8)과 로보트(5)는 스테이지(6)상에 탑재되어 있다. 로보트(5)는 제1암(71)과 제1암(71) 아래에 감추어져 제13a도에 나타나지 않는 제2암(72)을 구비하고 있다. 스테이지(6)을 가로질러 인댁서(1)의 반대측에서는 가열처리부(41,42)와 냉각처리부(43,44)가 설치되어 있다. 냉각처리부(43,44)가 가열처리부(41,42)아래에 숨겨져 있으므로, 제13a도에 나타나지 않는다.
가열처리부의 동작은 아래와 같다.
이동기구(8)는 로보트(5)가 스테이지(6)상에서 운행하도록 화살표(R,Q)로 나타난 바와 같이, 로보트(5)를 각각 이동하여 회전시킨다.
암(71,72)이 로보트(5)로 부터 거리가 떨어진 장소로 부터 기판을 넣고 빼낼 수 있도록 암(71,72)은 펼쳐지고 당겨진다.
웨이퍼(3)를 반송하기 위한 로보트(5)의 이러한 동작을 통해서, 카세트(2)내에 저장되는 각 웨이퍼(3)는 카세트(2)로 부터 한개한개 집어내어 가열처리부(41), 냉각처리부(43), 가열처리부(42) 및 냉각처리부(44)의 순서로 순환된다. 웨이퍼(3)의 각각은 이 처리부내의 소정의 가열처리 또는 냉각처리를 받은 후 웨이퍼홈 카세트(2)에 다시 저장된다. 많은 수의 웨이퍼상에서 짧은 시간내에 일련의 열처리를 수행하는 목적으로, 하나의 처리부로 부터 하나의 웨이퍼를 꺼내는 과정은 그 처리부로 웨이퍼를 집어넣는 과정에 연관하여 수행되는 순차적인 방법으로 반송된다. 예를들면, 가열처리부(41)에서 가열처리를 받은 하나의 웨이퍼가 냉각처리부(43)로 반송될때, 다음으로 처리되어질 또 다른 웨이퍼가 가열처리부(41)로 투입된다. 따라서, 각 웨이퍼는 처리부(41)에서 처리부(44)까지의 순서로 각 처리를 순차적으로 받게 된다. 다른 관점으로 보면, 처리부(41∼44)는 그 안에 수용된 웨이퍼상에서 동시에 각 처리를 수행한다. 제13b도는 개념적으로 상기처리와 반송의 흐름을 나타낸 것이다. 로보트(5)는 반송과정(F1)에서 반송과정(F5)까지의 순서로 반송을 계속 반복한다.
처리부(41)∼처리부(44)에서의 각 가열 및 냉각처리를 완료하는데 요구되는 시간은, 예를 들면, 표 1에 나타난 바와 같이, 결정된다.
[표 1]
로보트(5)가 하나의 처리부에서 다음 처리부로 이동하여 웨이퍼를 꺼내고 또 다른 웨이퍼(3)를 넣는데 8초가 걸린다. 인덱서(1)는 상기 처리부의 하나로 간주된다.
웨이퍼(3)의 흐름이 모든 처리부(41,42,43,44)를 통하여 흐르는 정상상태에서는, 처리부(41,42,43,44)를 따라서 웨이퍼(3)를 반송하기 위한 로보트(5)의 순환속도는 가열처리부(42)에서의 가열 처리시간에 따라 제한된다. 이것은 가열처리부(42)에서의 가열처리가 각 처리시간 중 70초인 가장 긴 처리시간을 요구하기 때문이다. 예를들면, 웨이퍼를 파지하는 로보트(5)가 처리부(42)로 도달하는 시점을 가정하면, 이 시점에서, 이전의 웨이퍼에 대한 처리부(42)에서의 처리가 완료되지 않으면, 가열처리부(42)안으로 새로운 웨이퍼를 투입하기 위해 이전 웨이퍼를 꺼내는 것이 불가능하다. 따라서 이전의 웨이퍼dp 대한 가열처리부(42)에서의 70초의 처리가 완료되는 시간동안 대기하여야 하며, 로보트(5)는 그 다음의 반송과정(F4,F5,F1,F2,F3)에 들어 갈 수 없다. 그러므로 로보트(5)에 의한 가열처리부(42)내에서 웨이퍼의 교환과 반송단계(F4)는 먼저 번의 반송단계(F4)가 시작한 시점에서 적어도 70초가 지난후에만 시작할 수 있을 뿐이다. 즉, 로보트(5)의 반송 루트는 적어도 70초가 걸린다. 예를 들면, 60초의 처리시간을 요구하는 가열처리부(41)에 대해서도, 로보트(5)가 마지막으로 떠나서 되돌아올 때까지 적어도 70초가 지나간다. 로브트(5)와 반송 동작에 요구되는 시간은 8초×5=40초이므로 이 동작은 처리경로의 순회속도를 제한하는 요소는 아니다. 따라서, 웨이퍼의 흐름이 모든 처리부(41,42,43,44)를 통하여 흐르는 동안 하나의 처리부 내의 웨이퍼(3)는 항상 가열처리부(42)내의 가열처리의 종료에 요구되는 적어도 70초의 시간간격으로 다음 처리부로 반송된다. 그러므로, 처리부(41∼44)에서 각 처리에 요구되는 원래의 처리시간에 구애없이 약 70초 동안 웨이퍼(3)는 각 처리부(41∼44)내에 머물게 된다.
포토레지스트에 대한 처리에 있어서, 냉각처리부(43,44)에서 각 처리시간이 70초로 지연되는 것은 거의아무런 문제를 일으키지 않는다. 그러나, 어떤 경우에 있어서, 가열처리부(41)에서 처리시간의 지연은 포토레지스트에 해로운 영향을 끼친다. 특히, 포토레지스트에 대한 패턴 정밀도는 과열에 의해 저하하게 된다.
일본 특허 공고 평 1-49010(1989)에는 상기의 문제점을 해결하기 위한 기술이 개시되어 있다. 이 기술은 제14(a)와 제14(b)에 도시하여 간단히 설명해본다. 가열처리부에서, 웨이퍼(3)를 지지하는 승강지지대(10)와 냉각 에어노즐(11)이 핫 플레이트 위에 설치되어 있다. 웨이퍼(3)는 제14(a)도에 나타난대로 가열처리가 그 위에서 실행되는 동안에 핫 플레이트에 접촉되어 있게 된다. 가열처리가 소정의 처리시간동안 실행된 후, 웨이퍼(3)는 승강지지대(10)에 의해 위로 들어올려져서 동시에 핫플레이트(9)로 부터 분리되고, 제14(b)도에 나타난 바와 같이, 냉각에어가 냉각에어 노즐(11)을 통해서 웨이퍼(3)에 분산되어서 웨이퍼(3)을 냉각하게 된다.
그러나, 이 기술은 전체 가열처리부의 경비가 크게 증가해 버린다. 더욱이 핫플레이트(9) 자체의 온도분포는 냉각에어노즐(11)가 주위가 과냉되므로서 균일하게 되지 않는다. 그 결과, 웨이퍼(3) 상의 온도 분포가 균일하지 않게된다. 불균일한 온도 분포를 피하기 위해, 웨이퍼(3)는 공기를 뿜어내지 않은채 승강지지대(10)에 의해 핫 플레이트(9)로 부터 분리될 수 있다. 상기 기술은 어느 정도의 온도로 과열을 감소시키나, 포토레지스트상에 나타내는 해로운 결과는 방지할 수 없다.
이에 대하여 제15(a) 및 15(b)를 참조하여 본 발명을 설명한다. 제15(a)도는 가열처리부(41)에서의 이상적인 온도곡선을 설명하는 도면이며, 60초동안 100℃의 온도에서 가열처리가 실행되어야 하는 것을 나타낸다. 한편, 제15도(b)도는 웨이퍼(3)가 처리를 통하여 그 순서로 이동할 때 가열처리부(41)내의 실질적인 온도 곡선을 설명하는 도면이다. 웨이퍼(3)가 60초가 지난 후 핫 플레이트로 부터 분리된다고 해도 제15(b)도의 빗금친 부분에 대하여 표시된 과열부가 웨이퍼(3)에 인가하게 된다. 그러므로, 가열처리부(41)내의 요구되는 가열처리가 종료된 후 핫 플레이트(9)로 부터 웨이퍼(3)를 분리하는 것만으로는 이상적인 온도곡선에 유사한 실제의 온도곡선을 얻기가 어렵다.
복수의 웨이퍼로트가 순차로 처리되고, 그들 각자의 처리시간이 서로 다르게 될때, 또 다른 문제점이 생긴다. 이들 웨이퍼로트내에 포함된 웨이퍼가 순차적으로 처리될때, 같은 로트의 웨이퍼 중에서 과잉열의 량이 변동한다. 제1로트내의 웨이퍼가 표 1에 따라서 다른 처리부(41,43,44)에서 처리되고, 한편 제2로트의 웨이퍼가 65초동안 처리부(42)내에서 처리되는 조건아래서 순차로 제1 및 제2로트가 처리되는 경우의 예가 주어져 있다. 그러한 경우에 있어서, 제1로트의 최종의 웨이퍼에 이어서 제2로트의 맨 먼저의 웨이퍼가 처리공정으로 들어갈때, 가장 긴처리시간은 70초에서 65초로 바뀐다. 따라서 가열처리부(41)에서의 과열시간은 10초에서 5초로 바뀐다. 그러므로 제2로트에서 웨이퍼내에서 어떤 웨이퍼는 10초 동안 과열 처리를 받고, 어떤 것은 5초 동안 가열처리를 받는다. 그 결과, 포토레지스트의 노출 및 현상에 있어서 한계 광 노출량과 같은 중요한 제어파라메터가 웨이퍼마다 다르게 된다.
"한계 광·노출량"이란 광에 노출된 광 감광물질이 어떤 현상 조건하에 완전하게 분해될 수 있는 광노출량을 의미한다.
상술된 문제점은 처리시간이 다른 복수의 로트가 순차로 처리되는 경우에 하나의 로트에서 다음 로트로의 일련처리의 과도기간에만 한정되는 것은 아니다. 일반적으로, 이들 문제점은 다음과 같은 과도기간에 현저하게 나타난다. 즉, 상기 문제점은 하나의 로트의 처리가 시작되어 영상상태에는 이르지 않는 최초의 기간과 그리고, 하나의 로트내의 최종 웨이퍼가 처리경로에 들어가서 최종 웨이퍼의 각 처리가 완료되지 않은 최종기간에 현저하게 나타낸다.
본 발명은 반도체 기판에 소정의 처리를 하기 위해 제1∼제N의 처리부를 가진 시스템에서 반송수단으로 반도체 기판을 순차적으로 반송하는 방법에 지향되어 있다.
제1∼제N의 처리부는 반도체 기판에 가열하기 위한 적어도 한개의 가열처리부를 가지고 있으며, 반도체 기판은 제1∼제N처리부를 순환하는 처리경로를 따라서 반송되며, 여기서 N은 1보다 큰 정수이다.
본 발명에 따르면 상기 방법은 (a) 제1∼제N의 처리부에 공통인 택트시간 T0과, τ가 1≤j≤N을 만족시키는 수라 할 때 대기시간 Twj를 포함하는 파라미터 값을 결정하는 스텝과, (b) 반송수단이 처리경로를 따라 반복순환하고 반도체 기판의 흐름이 제1∼제N처리부로 반도체 기판을 순차로 반송하는 스텝을 포함한다.
반도체 기판상의 과열을 피하기 위해서, (j-2), (j-1) 및 (j)번째의 처리부로 부터 보내온 반도체 기판(Sj-1),(Sj),(Sj-1)이, (j-1),(j+1)번째 처리부에 각각 존재하게 되는 상태가 얻어지게 된다.
그때, (j-1)번째 처리부로 부터의 반도체 기판(Sj-1)은 반송수단에 의해 j번째 처리부로 반송된다. 반송수단은 j번째 처리부로 부터 반도체 기판(Sj+1)을 꺼낸 이후 택트시간(To)이 경과할 때까지 j번째 처리부 앞에서 대기한다.
반송수단은 택트시간(To)이 지나면, j번째 처리부로 부터 반도체 기판(Sj)을 꺼내고, 다시 대기시간 Twj동안 대기한다.
그후, 반송수단은 대기시간 Twj이 경과할 때, j번째 처리부로 반도체 기판(Sj-1)를 집어 넣고, 반도체 기판(Sj)를 (j+1)번째 처리부로 반송한다.
이들 스텝은 j=1,2…. N에 대하여 반복한다.
단, j=1 및 2에 대하여 (j-2)번째 처리부와 j=1에 대하여 (j-1)번째 처리부와 j=N에 대하여 (j+1)번째 처리부는 반도체 기판을 처리경로로 공급하고 처리된 반도체 기판을 받기 위한 스테이션을 나타낸다.
바람직하기로는 대기시간이 가열처리부에선만 설정하게 하는 것이다.
본 발명에 따르면 일련의 처리가 복수개의 반도체 기판상에서 행하여질 때에도 과잉 열처리에 의하여 열이력의 변동이 방지할 수 있도록 대기시간이 가열처리부 앞에 설정된다. 또한 과도기간에 있어서도 동일하게 적용되는 택트시간이 설정된다. 택트시간은 반송수단이 처리부를 일순하는데 경함하는 대기시간의 합계와 반송수단이 처리부를 일순하는데 요하는 최단시간과의 함 이상으로 하며, 또 대기시간이 설정된 가열처리부에 있어서는 그 대기산을 포함한 처리부에 있어서의 처리시간 이상으로 하며, 또 대기시간을 설정하지 않는 처리부의 각각에 있어서는 처리시간 이상으로 한 것이다.
택트시간에 대하여 요구되는 다른 조건이 있을 수 있다. 택트시간은 설정된 대기시간 및 일순이동시간의 합보다 길며, 동시에 대기시간이 설정되어 있지 않는 경우에는 각 처리부의 어느것 보다도 길다. 이들 조건을 만족시키게 택트시간이 결정되면 처리부가 대기시간이 설정되어 있는가 열처리부인지 아니면 대기시간이 설정되어 있지 아니한 처리부인지에 관계 없이, 반송수단이 최종으로 거기를 떠난 후 각 처리부를 일순한 후 다시 거기로 돌아올 때에 각 처리부에서의 처리가 완료된다. 특히 대기시간이 설정되어 있는 가열처리부에서는 처리의 종료시간이 반송수단이 모든처리부를 일순하고 복귀한는 시간과 일치한다. 그러므로 반도체 기판은 가열처리가 완료된 후 즉시 가열처리부로 부터 반송된다. 이렇게 결정된 택트시간을 근거하여 반송수단은 웨이퍼를 반송하므로, 반도체 기판으로 부터 다른 조(set)의 반도체 기판으로 처리가 수행하는 과도기의 기간에 조차도 한 조의 반도체 기판상에서는 일련의 처리가 균일하게 실행될 수 있다.
가열처리부의 처리시간과 택트시간과의 차이 부분이 가열처리부의 앞에서 반송수단의 대기시간으로 사용된다. 그러므로 택트시간 공통의 전체처리를 통하여 결정될때, 가열처리의 열이력은 아무런 영향도 받지 않는다.
본 발명에 있어서, "순환"혹은 "순환하다"라는 용어는 반송수단이 처리경로를 따라서 움직이어서 다시 원래의 위치로 되돌아가는 것을 나타내기 위해 사용된다. 그리고 순환은 루우프 이동이거나 혹은 왕복 이동일 수 있다.
"반송시간"은 처리경로를 따라서 반송수단이 일순하는 시간이고 처리부에서 처리시간은 포함되지 않는다.
"택트시간"은 하나의 처리부에서 반송수단이 동작을 시작하여 반송수단이 일순한 후, 이어 같은 처리부에서 다시 같은 동작을 시작할 때까지 걸리는 시간에 해당한다.
따라서 본 발명의 목적은 과잉의 열처리를 회피하여 소망의 가열처리시간에만 가열처리를 행하고, 일련의 웨이퍼를 처리할 때의 과도기간에 있어서도 제어 피라미터의 편차가 상기시 않는 기판반송방법을 제공하는 데 있다.
본 발명의 전술한 이외의 목적, 특징, 형태와 잇점을 첨부도면과 관련하여 행해지는 본 발명의 다음의 상세한 설명으로 부터 더욱 명확해진다.
제1도는 본 발명의 실시예에 관한 처리 반도체 기판에 대한 시스템(100)을 나타내는 사시도이다.
제13a도에 나타난 가열 처리장치와 동양으로, 시스템(100)은 냉각처리부(43,44)는 물론 가열처리부(41,42)를 구비한다. 웨이퍼(3)가 보관되는 카세트(2)는 인덱서(1) 위에 배치된다. 기판 반송 로보트(5)는 상위스테이지 및 하위스테이지인 2개의 스테이지내 각각 설치된 아암(71,72)를 구비하고 있고, 스테이지(6)에 각각 설치된다. 기판 이재로보트(12)는 인덱서(1)상에 설치된다.
도포 처리부(13)는 스테이지(6)를 가로질러 처리부(41,42,43,44)의 반대쪽에 설치된다. 이 도포 처리부(13)에서 각 웨이퍼(3)는, 예를들면, 포토레지스트가 웨이퍼상에 형성하도록 도포 처리를 받게 된다. 제2도는 시스템(100)의 블럭도이다. 콘트롤러(15)는 입력, 설정, 보관 및 기판 반송 로보트(5) 및 기판 이재로보트(12)의 각 처리부에 대한 다양한 데이터의 작동을 제어하도록 동작한다. 키보드(19)와 디스플레이(14)는 입출력 장치로 각각 채용되어 있다. 더 자세한 것은 후에 기술하나, 키보드(19)로 부터 입력된 데이터에 의해, 콘틀롤러(15)는 로보트(5,12)를 제어하도록 처리를 한다.
콘트롤러(15)는 CPU, 여러가지의 데이터와 소프트웨어 프로그램을 저장하기 위한 CPU와 메모리와 시스템(100)의 타이밍제어를 위한 시간을 제어하기 위한 타이머 수단으로 이루어진다.
웨이퍼의 반송 루우트가 모식적으로 제1도, 제3(a)도 및 제3(b)도에서 설명되어 있다. 카세트(2)의 웨이퍼(3f)(제3(a)도 참조)가, 처리되기 위해 대기상태에 있으며, 예를들면, 이재로보트(12)를 경유하여 로보트(5)의 암(71)위에 올려지게 된다. 암(72)이 가열처리부(41)에서 처리된 웨이퍼(3e)를 꺼내도록 로보트(5)는 이동기구(8)의 수단에 의해 가열처리부(41)로 이동한다. 가열처리부(41)는 상기 동작에 의해 비워지게 되고 암(71)이 처리부(41)안으로 웨이퍼(3f)를 집어 넣는다. 가열처리부(41)로 부터 꺼내져서 암(72)에 파지된 웨이퍼(32e)는 로보트(5)의 상하승 기구 수단(도시안됨)에 의해 냉각처리부(43)로 이동한다. 암(71)이 냉각처리부(43)로 부터 이미 처리된 웨이퍼(3d)를 꺼낸 후 암(72)은 처리부(43)안으로 웨이퍼(3e)를 집어 넣는다. 마찬가지로 웨이퍼(3d,3c,3b,3a)는 처리부(43,13,42,44)에서 각각 처리되고, 순차적으로 카세트(2) 및 처리부(13,42,44)로 각각 이동된다. 로보트(5)의 이동은 화살표(81)에 의해 도시되어 있다. 처리가 끝난 웨이퍼가 카세트(2)(제3(b)도 참조)로 하나씩 수용되는 동안에 각 처리부에서 새롭게 처리되어질 웨이퍼가 차례차례로 각 처리부(41,43,13,42,44)로 순차적으로 보내지도록 로보트(5)는 순환반송이동을 반복한다.
로보트(5)는 상기 기술된 순환반송 이동을 통해서 웨이퍼(3)를 반송한다. 그러므로 각 웨이퍼는 카세트(2)에서 떠난 순서로 각 처리부(41,43,13,42,44)로 반송되고, 최후에는 다시 카세트로 되돌아오게 된다.
본 발명의 바람직한 일실시예에 다른 상술된 반송 루우프를 가지는 시스템(100)의 제어흐름을 설명하기 전에, 제4도에 도시된 반송 도면을 참조하여 종래의 방법이 웨이퍼반송에 적용될 때, 발생하기 쉬운 문제점에 대하여 설명한다.
이 설명에 따라 본 발명의 바람직한 실시예에 따른 발명의 특성이 보다 명배하게 될 것이다. 제4도의 좌측면에 도시된 기호(IND, HP1,CP1,C,HP2,CP2)는 인덱서(1)와, 처리부(41,43,13,42,44)에서 각각 실행하는 처리를 나타낸다. 경로화살표(16a∼16h)는 해당 웨이퍼상에서 수행되는 처리의 각 흐름을 나타낸다. 또한, 상기 화살표는 시간의 흐름을 나타낸다. 즉, 왼쪽에서 오른쪽으로 시간의 경과를 나타낸다. 쇄선(17)은 반송 로보트(5)의 이동을 나타낸다. 예를들면, 경로화살표(16b)는 하기 순서로 처리 IND, HP1, CP1, 및 C를 이미 받은 웨이퍼(3b)상에서 실행되는 처리의 순서를 나타낸다. 웨이퍼(3b)는 처리를 받은 후 처리부(42)로 부터 꺼내어져서 처리부(44)로 반송된 후 처리 C가 수행되는 처리부(13)로 부터 오는 로보트(5)에 의해 상기 처리부(44)로 집어 넣어지게 된다.
이어 웨이퍼(3b)가 처리부(44)에서 처리 CP2에 이어서 처리 IND를 받게 된다.
처리 IND는 이재로보트(12)에 의해 행해지는 보관처리이고, 이 처리에 의해 카세트(2)에 웨이퍼(3b)가 보관되게 된다. 이와 마찬가지로, 화살표(16f)는 웨이퍼(3f)상에서 행해지는 처리를 나타낸다. 화살표(16f)에 나타난 대로, 웨이퍼(3f)는 카세트(2)로 부터 꺼내어지고, 처리 HP1및 CD1순서로 처리를 받은 후 처리 C가 수행되는 처리부(13)로 반송된다.
로보트(5)의 반송 동작을 위해 요구되는 반송시간은 그 안으로 다른 웨이퍼를 집어넣는데 필요한 시간은 물론 각 처리부로 부터 웨이퍼를 꺼내는데 필요한 시간도 포함된다. 제5도는 개념적으로 반송시간을 설명한 것이다. 제5도에서, 기호 P1는 각 처리 IND, HP1, CP1, C, HP2및 CP2를 나타낸다. 기호 P1+1은 Pi의 다음 처리를, 기호 P1-1은 Pi의 이전 처리를 각각 나타낸다. 처리 Pi와 Pi-1 사이의 반송시간은 처리 i1가 행해지는 처리부에서 암(71) 또는 암(72)이 웨이퍼를 꺼내는데 요구되는 시간 Tin과 2개의 처리부 사이에서 이동기구(8)가 로보트(5)를 이동하는데 필요한 시간 Tmove 및 처리 Pi+1가 수행되는 처리부로 부터 다른 웨이퍼를 암(71) 또는 암(72)이 꺼내는데 필요한 시간 Tout의 합이다.
예를들면, 처리부(43)에서 처리부(13)로 웨이퍼(3d)를 반송하기 위해 필요한 시간은, 처리부(41)에서 수용되어 있는 웨이퍼(3e)를 암(71) 또는 암(72)이 처리부(43)로 집어넣는데 요구되는 시간 Tin과; 로보트(5)가 처리부(43)에서 처리부(13)로 이동하는데 요구되는 시간 Tmove와, 그리고 처리부(13)에 수용되어 있는 웨이퍼(3C)를 웨이퍼(3C)를 암(71) 또는 암(72)이 꺼내는데 요구되는 시간 Tout의 합이다.
시간 Tin, Tmove 및 Tout은 각각 2초, 4초 및 2초이다. 그러므로, 반송시간은 2+4+2=8초이다. 웨이퍼(3C)가 처리부(13)로 부터 꺼내어진 후, 웨이퍼(3d)는 암(72) 또는 암(71)에 의해 처리부(13)내에 넣어진다.
암(72) 또는 암(71)에 의한 이동작에서 요구되는 시간은 처리부(13)와 처리부(42)사이의 반송시간내에 포함되어 있다.
다음의 설명에서 "반송시간"이라는 용어는 하나의 처리부에서 다음 처리부로 웨이퍼를 반송하는데 필요한 시간은 물론 각 처리부에서 반송 웨이퍼를 집어 넣고 꺼집어 내는데 필요한 각 시간을 포함한다.
제3(2)도와 동양으로, 제6도는 웨이퍼의 반송 루트를 모식적으로 설명한 것이다. 각 반송은 동일하게 8초가 필요하게 된다.
처리 HP1, CP1, C, HP2및 CP2에 대한 필요한 처리시간은 각각 60초, 45초, 50초, 70초, 45초이다. 전체 반송시간은 8초×6=48초이다. 가장 긴 처리시간, 즉 처리 HP2에서의 70초가 일련의 흐름 속도를 결정하는 것임을 알 수 있다.
다시 제4도를 참조하면, 로보트(5)가 쇄선(17)에 의해 나타난 바와 같이, 처리부(41)에 도달할 때, 처리부(41)에서의 60초의 처리 HP1가 이미 완료되었기 때문에 t3=10초가 처리부(41)에서 이미 지나가 버리게 되어 있음을 웨이퍼(3f)의 흐름을 나타내는 화살표(16f)로 부터 알 수 있다.
그래서 웨이퍼(3f)는 t3=10초 동안 과열된다. 이것은 처리 HP2때문에 기인된 것이다. 화살표(16C)에 의해 나타난 바와 같이, 처리 HP2는 t1=70초 동안 웨이퍼(3C)상에서 행해질 필요가 있다. 그러므로 처리부(42)를 향해 로보트(5)가 인덱서(1)를 떠나는 시간은 로보트(5)가 인덱서(1)을 떠난 후 요구되는 처리시간 t1=70초가 지날때에 정확하게 처리부(42)에 도달하도록 적절하게 조정된다. 로보트(5)는 인덱서(1)에서 70초-(8초×6)=22초 동안 대기해야 하고, 그 결과, 로보트(5)는 처리부(41)에서 60초의 처리가 완료된 후 10(t3=10)초 후에 처리부(41)에 도달한다.
로보트(5)는 인덱서(IND)에서 22초 동안 대기할 필요는 없다. 그러나, 제6도에 나타난 반송 수순이 다음과 같은 한, 처리 HP1에 대해 도달한 처리시간, 즉, 70초는 일순이동 속도를 결정하고, 그러므로 어느곳에서나 22초의 대기시간을 설정하는 것이 필요하다.
지연시간은 제4도에서 점선부에 의해 나타난다. 이들 지연시간중 특히, 처리 HP1에서의 지연시간(t3)은 가장 심각한 문제를 파생시킨다. 이것은 제5도에서 이미 상술된 바와 같이, 과열 처리는 포토레지스트의 패턴 정밀성에 치명적인 악영향을 끼치기 때문이다.
더우기, 복수의 웨이퍼의 로보트가 계속적으로 처리되고, 다른 처리시간이 각 로트마다 다른때에 지연시간(t3) 그 자체가 각 로보트내에서 여러가지로 된다. 예를들면, 웨이퍼(3a,3b,3c)가 처리 HP2에서의 70초를 요하는 로트에 포함되고 웨이퍼(3d,3e,3f,…)가 처리 HP2에서 65초를 요하는 다른 로트에 포함하는 경우를 상정한다.
화살표(16d)는 t2=65초 동안 처리 HP2를 받게 되도록 되어 있는 최종 로트내에서의 제1웨이퍼인 웨이퍼(3d)에 행해지는 처리의 흐름을 나타낸 것이다. 65초동안 웨이퍼(3d)상에서 처리 HP2를 행하기 위해서, 인덱서(1)의 로보트(5)의 대기시간은 최장 대기시간, 즉 22초 보다 짧은 5초(70초-65초)가 된다. 그것은 처리부(41)로 이동하기전에 17초동안 인덱서(1)에서 로보트(5)가 대기하기 때문이다. 그러므로, 로보트(5)는 거기를 마지막으로 떠난 후 65초 후에 웨이퍼(38)를 꺼내기 위해 처리부(41)로 로보트(5)가 도착한다. 처리 HP1에서 지연시간은 70-65=5초만큼 처리 HP1에서의 감소에 따라 5초(t3')만큼 바로 감소하게 된다. 지연시간 t3에서 지연시간 t3'로 감소는 웨이퍼(3g)와 같은 로트에 속한 웨이퍼 체인(3d,3e,3f,3g,…)중 웨이퍼(3g)에 뒤따르는 웨이퍼에만 영향을 준다. 웨이퍼(3d,3e,3f)는 지연시간(t3)의 감소가 일어나게 될때 처리 HP1에서 이미 처리되어서 지연시간의 감소는 웨이퍼(3d,3e,3f)에 대한 처리 HP1에 영향을 주지 않는다.
그 결과 웨이퍼(3d,3e,3f)는 다른 웨이퍼(3g,…)와 다른 온도 커브를 통하여 가열 처리 HP1를 받게 된다. 제1 및 제2로트가 제공되고 각 로트마다 25개의 웨이퍼가 포함되는 경우에서 제2로트내의 선행하는 3개 웨이퍼는 나머지 22개의 웨이퍼 보다 긴 시간에 가열처리를 받게 된다. 그 결과, 한계 노광량 등과 같은 중요제어(관리) 파라미터가 각 로트내에서 편차를 가지며 그 결과 심각한 문제가 야기된다. 또한, 같은 문제점이 제1로트에서도 발생한다. 제1로트 이전에 아무런 로트가 존재하지 않기 때문에 제1로트내의 선행 3개 웨이퍼가 순차적으로 처리 HP1를 받는 동안에 처리 HP2및 CP2가 아직 시작되지 않는다. 그래서, 이 시초기간에서 처리 HP2및 CP2가 완전한 것이어서, 순환처리의 속도는 처리 HP2라기 보다는 처리 HP1로서 결정된다. 따라서, 로보트(5)는 소정의 시간 즉, 처리부(41)에서 처리 HP1가 시작된 후 60초에 처리부(41)로 되돌아온다.
처리 HP2가 처리경로로의 4번째 웨이퍼의 공급에 응답해서 시작될때, 순환처리의 속도는 70초의 가장 긴처리시간을 요구하는 처리 HP2에 의존하게 된다. 그래서, 같은 로트에 포함된 웨이퍼중에서 단지 처음 3개 웨이퍼만이 과열 처리되지 않는다. 그러므로 이 3개의 웨이퍼는 같은 로트내에 모두 포함된다 해도 다른 22개의 웨이퍼로와는 다른 온도커브를 통하여 가열 처리를 받게 된다.
그러나, 상술된 바람직하지 않는 사태는 다음과 같은 처리방법에 의하여 피할 수 있다.
(1) 정상상태 뿐만 아니라 과도상태에 있어서도 단일 일정 주기로 순환처리경로를 따라서 로보트(5)를 구동하는 것과, (2) 로보트(5)가 처리부(41)로 되돌아 올때 바로 처리 HP1가 종료되도록 처리 HP1의 개시시간을 시간(t3) 또는 시간(t3)에 상응하는 시간만큼 지연시키는 것이다.
본 발명의 실시예에 따르면, 웨이퍼를 파지한 로보트(5)는 처리부(41) 바로 옆에서 시간(t3) 또는 시간 (t3')에 해당하는 시간을 대기하도록 제어하고, 그후 처리 HP1를 위해 처리부(41)으로 웨이퍼를 집어 넣는다.
제7도는 본 발명의 실시예에 관한 기판 반송방법의 전체 흐름도를 나타낸다. 제1스텝(101)에서, 각 처리부에서 요구되는 처리시간이 키보드(19) 등을 통해서 입력된다. 본 발명의 실시예에 따른 각 처리부의 처리시간은 제2표와 같이 결정된다.
[표 2]
이들 처리부에서 각 처리시간의 각각은 피처리부내에 웨이퍼가 투입될 때부터 그곳으로 부터 웨이퍼가 꺼내어질때 까지 지나는 시간에 해당한다. 그러므로, 처리시간의 각각은 웨이퍼를 꺼내는 시가은 물론 투입되는 시간(Tin)도 포함된다. 즉, 각 처리부의 위의 투입되는 시간(Tin) 및 꺼내는 시간(Tout)은 제5도에 나타난 바와 같이, 로보트(5)의 반송 시간의 일부분을 구성하며, 한편, 이들 시간은 각 처리부측면에 처리시간의 일부이다. 각 처리부의 처리시간은 이들 시간(Tin, Tout)과 실질적으로 처리를 수행하기 위한 순처리시간(net processing time)으로 이루어진다. 예를들면, 포토레지스트-도포에 대한 처리부(B)에서의 처리시간은 상기 시간 Tin 및 Tout와 웨이퍼에 포토레지스트를 도포하는 데 소요되는 순수한 시간(net time)으로 이루어진다.
각 처리부간의 반송시간(T')은 로보트(5)의 이동성능 및 인접처리부간의 거리를 근거하여 키보드(19)를 통하여 입력하여 놓아도 좋고, 미리 디폴트(default) 값으로 하여 놓아도 좋다.
예를들면, 8초의 값이 반송시간(T')으로 입력되고 이 값은 로보트(8)가 처리경로를 따라서 각 2개의 인접 처리부 간의 거리중 가장 큰 거리와, 인접하는 2개의 처리부내에서 웨이퍼를 교환하는데 필요한 시간의 함수로서 얻어진다.
다음 스텝(102)에서, "투입 대기시간" 및 택트시간을 나타내는 각각의 값이 입력되어서 체크된다. "투입 대기시간"은 각 처리부로 웨이퍼를 집어넣기 위한 대기시간으로 정의된다. 택트시간과 투입 대기시간은 상세하게 후술한다. 다음 스텝(103)에서 택트시간 및 투입 대기시간은 반송을 제어하고 처리부에서 각처리를 수행하기 위해 사용된다.
스텝(102)을 더 자세히 기술하면, 제8도에 나타난 바와 같이, 택트시간(To)를 지시하는 값은 스텝(104)에서 키보드(19)를 통하여 입력된다. 다음 스텝(105)에서, 택트시간(To)은 로보트(5)의 순환시간(Tc)과 비교된다. 순환시간(Tc)은 로보트(5)가 처리경로 혹은 처리 루우트를 순환하는 데 필요한 시간으로서, 다음과 같에 계산된다.
T=cN1×T' ............................................................................(1)
여기서 N1은 처리부의 총수로서 표 2에 도시된 예에서는 "5"이다.
또한, 택트시간(T0)은 처리시간의 다른 각조에 대한 각 처리부에 할당된 처리시간 Tj(j=1∼N2)의 각각과 비교되며, N2는 다음식과 같이 정의된다.
N2=K×N1............................................................................(2)
단, K는 처리시간이 다른 조(set)의 수를 나타내는 양의 정수이다. 표 2에서 나타낸 예에서는, 처리부 N1의 수는 5이고, 처리시간이 다른 2개의 조가 있다.
처리시간(T1,T2,…T5)의 제1조는 제1로트 웨이퍼용이고 처리시간(T6,T7,…T10)의 제2조는 제2로트 웨이퍼용이다. 그래서,
N1=5 ...................................................................................(3)
K=2 ....................................................................................(4)
N2=2×N1=10 .....................................................................(5)
가 얻어진다.
택트시간(To)이 Tj(j=1∼N2) 및 Tc의 각 값보다 길거나 같은 때만, 즉,
To≥Tc 및 To≥Tj(j=1∼N2).............................................. (6)
일때에만 그 다음 처리가 행하여 진다.
택트시간이 각 처리시간 Tj과 순환시간 Tc=N1×T'의 합 또는 이들 각각 보다 적을 때, 처리부로 웨이퍼를 투입하기 전에 로보트(5)에 할당된 추가시간이 없기 때문에 투입 대기시간을 설정하는 것이 불가능하다. 조건(6)을 만족시키지 않는 적합치 않는 택트시간(To)이 입력될때, 경고가 디스플레이(14)상에 표시되고, 새로운 택트시간(To)를 나타내는 새로운 값이 입력된다. 새로운 택트시간은 이전의 택트시간보다 길어야 한다. 이것은 만약 입력된 이전 택트시간보다 새로운 택스시간이 짧으면 조건(6)은 다시 만족하지 않기 때문이다. 조건(6)이 만족될때까지 택트시간의 입력은 반복되고, 조건(6)을 만족시키는 택트시간이 얻어질때, 택트시간(To)은 각 로트 즉, 위의 예에서 제1및 제2로트내의 모든 웨이퍼에 공통으로 설정한다.
이 택트시간(To)은 로보트(5)가 각 처리부내에서 순차적으로 웨이퍼를 반송 및 교환하면서 각 처리부를 일순하는 시간을 규정하는데 쓰여진다. 택트시간(To)은 정상적인 처리상태 및 과도상태 모두에 공통으로 설정된다.
정상상태란 일련의 웨이퍼가 처리의 수순을 바꾸지 않고 처리경로를 따라서 처리되는 기간을 말한다.
과도 상태란 최초상태와 종료상태를 포함하는 것이다. 최초의 상태란 어느 한 로트내의 선행 웨이퍼가 처리경로내에서 처리되고 있는 상태를 말한다. 종료상태란 어느 한 로트내의 마지막 웨이퍼가 처리경로에 들어가는 상태를 말한다. 스텝(105)에 의하면, 다음의 조건(7)이 택트시간(To)에 적용된다.
To≥ma×(T1…,TN2,Tc).......................................................(7)
바람직하게는, 택트시간(To)는 조건(8)에 따라 선택된다.
To=ma×(T1,…,TN2,Tc) .....................................................(8)
지금 고려되고 있는 상기 예에서, 택트시간(To)은 다음과 같이 결정된다.
To=ma×(T1,…,TN2,Tc)
=ma×(T1,…,TN2,N1×T')
=t1
70초 ..................................................................................(9)
다음 스텝(106)에서, 각 처리부로의 각 투입 대기시간 Twj(j=1∼N2)을 나타내는 값이 입력된다. 상술한 바와 같이, 각 대기 시간 Twj은 택트시간으로 부터 순환시간을 빼어서 얻어지는 시간(Ts)보다 짧거나 같아야 한다. 즉
Twj≤Ts=T0-T0(j=1N2)................................................. (10)
시간(Twj)이 값(Ts)보다 길으면, 로보트(5)는 택트시간(To)내에 모든 처리부를 일순할 수 없다.
오퍼레이터의 주위를 조건(10)으로 돌리기 위해서, 값(Ts)은 스텝(106)에 들어가기전에 디스플레이(14)에 표시된다. Twj를 결정하기 위한 부가 조건이 다음 스텝(107)에서 설정되어서, 스텝(105)보다 더 엄격하게 된다.
스텝(107)에서는, 택트시간(To)이 순환시간 Tc=N1×T'와 m으로 표시된 어떤 로트상에서 각 처리의 전체 투입대기시간(Sm)과의 합(Um)보다 긴가 짧은가를 판정한다.
또한, 그것은 처리시간(Tj)과 대기시간(Twj)(단, J=1,2,…)과의 합(Vj)보다 크거나 같은 가를 판정한다. 즉,
으로 산출되고,
m=1∼K이고, j=1,2,…N2일때,
상기 식 전체가 만족되는가 아닌가를 판정한다.
상기 조건(14)는 스텝(106)에서 기술된 것과 똑같은 이유 때문에 필요하게 된다. 그러나, 스텝(107)에서 조건(14)은 스텝(105)에서 조건(6)보다 엄격하다. 왜냐하면, 식(14)의 오른편에는 값 Tc를 추가해서 조건 Twj≥0을 만족시키는 값(Twj)의 합계(Sm)을 포함하기 때문이다.
조건(14,15)이 만족되지 않을때, Twj에 대한 새로운 값이 입력되고, 이 처리는 상기 조건(14,15)을 만족시키는 Twj의 값이 발견될 때까지 반복한다. 대기시간 Twj
을 만족하도록 결정되는 것이 바람직하다.
지금, 고려되고 있는 실시예에서, 아래의 식(18)∼(21)에서 지시되는 Twj의 값이 입력되어 있다. 식(18) 내지 식(21)에서의 Twj의 값은 스텝(107)에서 요구되는 조건(14,15)를 만족시키는 것이 쉽게 확인된다.
한편, 모든 처리부의 처리시간 Tj(j=i,2,…N2) 및 순환시간(Tc=N1+T')중에서 가장 긴 것이 최대시간(Tmax)으로 선택된다. 그때 택트시간(To)는 조건
To≥Tmax............................................................................. (22)
를 만족시키도록 선택된다.
로보트(5)가 웨이퍼를 켜내기 위해 대기해야 하는 처리부가 있을때, 본 발명의 조건이 만족될 수 있도록 이들 처리부의 각각에 대하여 대기시간이
Twj=To-Tj............................................................................ (23)
으로 설정된다. 스텝(102)에서의 순환은 콘트롤러(15)에 의해 행해진다.
바람직하기는 유한 값은 먼저 가열 처리부에 대한 대기시간(Twj)에만 주어진다. 식(20,21)은 바람직한 경우에 해당된다.
제7도에 도시된 스텝(103)의 상세한 내용은 제9도를 참조하여 설명한다. 제9도에서 심볼 i는 i번째 처리부를 나타내고, 인덱서(1)는 이들 처리부중 하나이다. 바람직한 실시예에 따르면 i와 각 처리와의 대응은 다음과 같다.
i=1+6n 인덱서(1)
i=2+6n 가열 처리부(41) (처리 HP1)
i=3+6n 냉각처리부(43) (처리 CP1)
i=4+6n 도포 처리부(13) (처리 C)
i=5+6n 가열 처리부(42) (처리 HP2)
i=6(n+1) 냉각 처리부(44) (처리 CP2)
단, n은 0 또는 자연수이다.
스텝(108)에서 도시된 심볼 α는 로보트(5)가 어느 순간에서 위치하는 처리부를 나타내고 α와 각 처리부사이의 대응은 i와 각 처리부 사이의 대응과 같다.
스텝(109)에서, 수 α+1는 그 순간에 배치된 로보트(5)가 위치하는 처리부 다음의 처리부를 나타내기 위한 새로운 α의 값으로 주어진다. 스텝(110)에서, 처리부(α)로 로보트(5)를 움직일 필요있는가 없는가를 판정한다. 예를들면, 제1웨이퍼가 처리 HP1를 위해 처리부(41)에 투입된 후, 처리 CP1를 위해 처리부(43)로 로보트(5)를 이동할 필요가 없을 때에는 처리는 종료 루우틴(111)으로 진행되고, 이에 대하여서는 후술한다.
α-번째 처리를 위해 처리부로 웨이퍼를 반송할 필요가 있을때, 로보트(5)는 α-번째 처리부로 움직이고(스텝112), 번호 i는 스텝(113)에서 번호 α에 의해 정의된다.
스텝(114)에서, 택트 타이머(Si)는 i-번째 처리부에 대응하여 설정된 타이머이고 택트시간(To)는 택트타이머(Si)에서 설정된다. 스텝(114)에서, 택트타이머(Si)가 시간이 다될때 까지, i-번째 처리부의 앞의 위치에서 로보트(5)가 대기한다. 스텝(115)에서, 택트타이머(Si)는 리세트되고, 택트시간(To)이 지나서 택트타이머(Si)가 다 될때 다시 시작한다. 타이머(Si)의 타이밍옆에 응답해서 i번째 처리부에서의 처리가 시작된다. 0에서 To까지의 시간계수가 타이머(Si)에서 반복되어서, i-번째 처리부에서의 처리는 택트시간(To)의 간격으로 반복된다.
복잡성을 피하기 위해서, 제1웨이퍼가 처리되는 경우에서의 택트타이머(Si)의 작동은 제9도에 도시되어 있지 않다. 이 경우, 인덱서(1)용 택트타이머(S1)는 즉시 종결되고, 웨이퍼는 즉시 처리 HP1를 위해 처리부(41)로 반송된다. 다음의 처리부를 위한 택트타이머는 이들 처리부용 스텝(115)이 아직 수행되어 있지 않기 때문에 택트시간(To)를 카운트할 수 없게 된다. 그러므로, 이 택트타이머 상태는 로보트(5)가 이전 처리부로 부터 웨이퍼를 꺼낸 후 대기시간 및 반송시간이 종료될 때 초기상태의 이들 택트타이머가 종결되도록 설계되어 있다.
스텝(116)에서, i번째 처리부에서 이미 웨이퍼가 존재하고 있다면, 이 웨이퍼는 꺼내어진다. 스텝(118)에서, 웨이퍼의 투입을 위한 대기 시간이 현재의 처리부에 대하여 설정되어 있는지를 판정한다. 만약 설정되어 있으면, 로보트(5)는 스텝(110)에서 웨이퍼를 끄집어내기 위해 대기하는 동안에 i번째 처리부의 앞에서 대기시간을 보낸다. 그리고나서, 스텝(120)에서 로보트(5)는 i번째 처리부에서 웨이퍼를 꺼낸다. 상술한 처리를 반복함으로서, 처리경로에 따른 웨이퍼의 반송은 택트시간(To) 및 대기시간(Twj)를 사용함으로써 제어된다.
종료 루우틴(111)은 어떤 처리부에서도 그 이상 수행되어야 할 처리가 없는 경우에서 반송을 종료시키기 위해 설정된다. 종료 루우틴(111)에서 로보트(5)가 처리부로 더 이동할 필요가 있는가 없는가를 판정한다. 이 판정은 로보트(5)의 현재위치에 뒤 따르는 각 처리부에 대하여 하나씩 실행되게 된다. 시스템의 동작은 파라메타(L)가 "6"이 될 때 종료되고, 그것은 더 이상 실행해야할 처리가 남아있지 않다는 것을 나타낸다. 상술한 동작 흐름으로 처리 HP1에서 과잉 열처리가 회피될 수 있다.
어떻게 과잉 열처리가 회피되는가는 제12a도를 참조하여 설명하면, 웨이퍼(3a∼3h)의 흐름은 화살표(16a∼16h)에 의해 각각 나타난다.
로보트(5)가 인덱서(1)(α=1)로 부터 웨이퍼(3f)를 꺼낸 후, 로보트(5)는 스텝(109,110,112)에서 처리부(41)(α=2)로 이동한다. 현재위치(i=2)는 스텝(113)에서 기억된다. 로보트(5)가 처리부(41)에 도착했을때 처리부(41)에 대한 택트타이머(S2)가 타임업된다.
그러므로, 타이머는 리세트되어 다시 시작한다(스텝 1114 및 115).
처리부(41)내에 있는 웨이퍼(39)에 대한 처리가 종결되기 때문에 게이퍼(3e)는 끄집어 내어진다. 그러므로, 스텝(116)에서, 웨이퍼(3e)는 제12a도에 표시한 시간(A)에서 처리부(41)로 부터 꺼내어진다.
종래의 반송방법에 따르면, 웨이퍼(3f)는 즉시 처리부(41)로 투입된다. 이에 대하여, 본 발명의 실시예에 따르면, 처리부에서 웨이퍼를 집어넣기(투입하기) 위한 대기시간(18a)이 설정된다. 특히, 스텝(18)에서 처리 HP1를 위해 처리부(41)에 대기시간이 설정되어 있음을 알 수 있다. 그때, 로보트(5)는 차 t3=(70-60)초=10초에 해당하는 시간동안 웨이퍼를 꺼내기 위해 스텝(119)에서 대기한다. 시간(t3)가 제12a도에 나타난 시간(B) 지날 때, 스텝(120)에서 웨이퍼(3f)는 처리부(41)로 투입된다.
그러므로, 시간(A)에서 시간(B)까지 즉 대기시간(18a) 동안에는 처리부(41)에 웨이퍼가 존재하지 않게된다.
반송시간은 시간(B)에 시작하여 시간(A)에 끝난다. 그러므로, 제5도에 나타난 반송시간의 정의가 적용 될 수 있다. 스텝(109) 및 다른 스텝을 통해서 로보트(5)는 처리 CP1를 이해 처리부(43)로 웨이퍼(3e)를 반송한다.
그래서, 순환속도의 제한에 의한 웨이퍼상의 과잉가열은 가열부 앞에서 대기시간을 실정함과 동시에 공통 택트시간(To)를 설정함으로써 피할 수 있다.
더욱 정확하게 말하면, 스텝(116)에서 처리부로 부터의 웨이퍼를 꺼낼 필요가 없을 때, 로보트(5)는 꺼내는 시간(Tout)동안 기다리게 되고, 반면에 스텝(120)에서 처리부로 웨이퍼를 투입할 필요가 없을 때는 로보트(5)가 투입시간(Tin)동안 기다린다.
웨이퍼(3d)는 웨이퍼(3a∼3c)를 포함하는 제2로트와는 다른 제1로트에 속하고, 웨이퍼(3a∼3c)와는 다른 시간 동안에 처리 HP2를 받게 되어 있다. 제1로트에 속한 웨이퍼(3d) 및 다른 각 웨이퍼는 제2로트에 대한 처리 HP2의 시간보다 t1=t2=T4-T_=5초 만큼 더 짧은 시간 동안 처리 HP2를 받아야 한다. 왜냐하면, 택트시간(To)은 각 로트에 공동으로 설정되고, t4=5초의 대기시간(18b)은 웨이퍼(3d)에 대하여 설정되어 있기 때문이다. 처리 HP2를 받게된 웨이퍼(3c)는 시간(A)에서 처리부(42)로 부터 꺼내지고, 웨이퍼(3d)는 시간(B)에 투입된다.
상술한 바와 같이, 공통 택트시간(To)은 복수의 로트에 대하여 설정되고, 대기시간(18a, 18b)은 택트시간(To)의 함수로서 설정되어 있기 때문에, 각 웨이퍼에 대한 과잉 가열처리가 회피될 수 있다. 또한, 각 웨이퍼는 제15도에 나타난 이상적인 온도곡선에 근접하는 온도곡선에 따라 처리되고, 각 로트간의 열이력의 불일치를 회피할 수 있다.
상술된 실시예에 따르면, 불필요한 부가적인 가열처리가 일어나지 않도록 각 처리는 그 자신의 이상적인 처리 시간동안만 실행된다. 그러므로 서로 다른 처리 시간을 가지는 복수의 로트가 계속적으로 처리될때도 각 로트에서 웨이퍼 사이에서 온도 곡선이 변하지는 않는다. 즉 동일 로보트내에서 다른 열이력을 가진 웨이퍼가 생기지 않는다.
제2도트에 대하여 택트시간이 또한 70초로 설정되면, 생산성이 떨어지는 것같이 생각할 수 있으나, 다음의 예로 부터 이해될 수 있는 바와 같이 사실이 아니다. 즉, 다른 택트시간이 제1 및 제2로트에 대하여 설정된 경우에 대하여 가정하면, 예를 들면, 제1 및 제2로트의 각 25개의 웨이퍼에 대하여 70초 및 25초의 택트시간이 각각 설정되고, 65초의 후자의 택트시간이 제1로트내의 25개 웨이퍼 전부 각 처리부에서 처리된 후에만 유효한 것으로 가정한다. 이 경우에 있어서, 시스템의 택스시간은 제1로트의 마지막 4개 웨이퍼 즉, 22번째에서 25번째 웨이퍼가 70초의 택트시간으로 처리를 받은 후에나 70초에서 65초로 변경된다. 이것은 70초×4=280초가 낭비되는 것을 의미한다.
한편, 상술한 본 발명의 실시예에 따르면, 제2로트상에 대한 처리동안에 대기하는데 낭비되는 낭비시간은 단지(70-65초)×25=125초이다.
그러므로, 본 발명의 일실시예에서는 각 로트를 독립적으로 처리하는 경우보다 낭비시간을 적게하고 생산성을 높힐 수 있게 된다.
실시예에 따른 상술한 처리에 의하면 포토레지스트의 현재노출량의 변동이 크게 감소된다. 일본 가나가와 가와사끼 소재의 도오쿄오 오카 공업사의 생산품 TSMR-8900이 3800rpm의 회전에서 실리콘 웨이퍼를 도포하기 위해 사용된다.
그리고, 처리된 웨이퍼는 아래의 조건 아래서 현상된다.
현상제 : NMD-32.38%(토오쿄오 오카 공업사에서 구입가능)
현상시간 : 60초
현상제의 온도 : 23℃
물세척 : 15초
건조 : 15초
상기 현상 조건하에서의 레지스터 도포처리에 있어서, 한계노광량은 본 발명의 실시예에서 방법으로는 5mJ 이하의 범위에서 변화하는 반면에 기판을 도포하는 종래의 방법으로는 20mJ의 범위에서 변화한다.
상기 설명된 실시예에 따른 대기시간(18a,18b)을 보고나서 명백하게 이해될 수 있는 바와 같이, 대기시간은 단일 가열처리부가 설치되어 있는 것으로만 제한되지 않는다. 어떤 경우에 있어서는 복수의 가열처리부를 설치하여도 된다. 그러한 경우는 본 발명의 또 다른 실시예로서 아래와 같이 실시된다.
표 3에서 나타난 처리시간(T11∼T15)이 하나의 로트에 적용될때, 처리경로에서의 총 처리속도는 처리(C)의처리시간(90초)으로 결정된다.
[표 3]
스텝(107)에서 요구된 조건을 만족시키기 위해서, 택트시간(To)은 적어도 90초이어야 한다.
따라서, 예로서, 택트시간(To)은 To=90초로 설정된다. 처리 CP1및 CP2는 냉각처리하므로, 제5도(b)에 나타난 과잉 가열 문제를 고려할 필요가 없다. 따라서 대기시간 Tw14=To-T14=10초가 처리 HP2앞에 설정되고 반면에 대기시간 Tw11=To-T11=20초가 처리 HP1앞에 설정된다. 따라서 처리(HP1,HP2)동안에 과열문제가 회피될 수 있다.
모든 처리부를 통하여 웨이퍼를 반송하기 위해 요구되는 충반송 시간은 48초이고, 택트시간(To)과 총 반송시간과의 차이는 42초이다. 대기시간(Tw11,T14)의 합은 30초이고, 상기 차이인 42초보다 12초 작다. 로보트(5)는 투입을 위하여 대기시간보다 다른 12초동안 대기하여야 한다. 로보트(5)는 어느 위치에서 이 추가시간 동안 기다려도 된다. 제12도는 인덱서(1)에서 이 추가시간 동안 대기하는 로보트(5)에 예를 나타낸다. 각 웨이퍼상에 실행되는 처리의 흐름을 나타내는 화살표(6)상에, 시간주기(18c,18d)는 각각 대기시간(Tw11,T14)을 나타낸다.
대기시간은 제9도에서 도시한 제어와는 다른 제어하에서 설정될 수도 있다. 제10도에 나타난 바와 같이, 예를들면, 각처리부가 각각의 택트타이머를 제어하는 동안 인덱서(1)은 전체의 택트타이머를 제어하여도 된다. 특히, 스텝(121,114a)에서 인덱서(1)로 부터 로보트(5)의 하나의 출발시간과 다음 출발시간 사이의 간격을 택트시간(To)으로 설정하고 마스터 택트타이머(S1)를 스텝(115a)에서 시작하는 것이다. 예외적으로, 제1웨이퍼가 투입될때 마스터 타이머는 즉시 스텝(114a)에서 종료된다.
택트시간은 제11도에 나타난 바와 같이, 인덱서(1)에서만 제어될 수 있다. 이 경우에, 2개 처리부 사이의 로보트(5)의 각 이동시간(Tmove)은 이동타이머(M)(스텝 123)에 의해 제어된다.
가열처리를 받지 않는 로트가 있을때, 그 로트에 대한 대기시간(Twj)은 아래 조건에 따라 결정될 수 있다.
혹은, (m-1)N1+1≤j≤m.N1에 대하여 Twj=0 ...........................(25)
단, 숫자 m은 로트를 나타낸다.
본 발명은 자세하고 분명하게 기술되었으나 이는 설명과 예제일뿐 본 발명을 한정하고자 한 것은 아니다. 본 발명은 기술사상과 범위는 첨부된 청구범위에 의해서만 제한된다. 따라서 본원발명의 범위를 벗어남이 없이 여러가지의 수정이나 변경이 있을 수 있다.

Claims (20)

  1. 반도체 기판에 소정의 처리를 실행하기 위하고, 상기 반도체 기판에 열을 가하는 적어도 하나의 가열 처리부를 가지는 제1∼N번째 처리부(단, N는 1보다 큰 정수)를 구비하는 시스템에서, 상기 반도체 기판에 상기 제1∼제N번째 처리부를 순환하는 처리 경로를 따라서 반송되고, 반송수단으로 순차적으로 반도체 기판을 반송하는 방법에 있어서, (a) 제1∼제N번째의 처리부에 공통인 단일택트시간(To)과 1≤j≤N을 만족시키는 각 수 j에 대하여 대기시간 Twj을 포함하는 파라메터 값을 결정하는 스텝과, (b) 상기 반송수단이 상기 처리경로를 따라서 반복적으로 순환하고, 상기 반도체 기판의 행열이 제1∼N번째 처리부를 경유하여 상기 처리 경로를 따라서 흐르도록 상기 반송수단으로 상기 제1∼N번째 처리부로 상기 반도체 기판을 순차적으로 반송하는 스텝을 구비하고, 또한, 상기 반도체 기판을 순차적으로 반송하는 스텝은, (b-1)(j-2)번째, (j-1)번째 및 (j)번째 처리부로 부터 나온 반도체 기판(Sj-1,Sj,Sj+1)이 각각 (j-1)번째, (j)번째 및 (j+1)번째 처리부에 나타내는 상태를 구하는 스텝과, (b-2) 상기 반송수단으로 (j-1)번째 처리부에서 (j)번째 처리부로 반도체 기판(Sj-1)을 반송하는 스텝과, (b-3) 상기 반송수단이 (j)번째 처리부로 부터 반도체 기판(Sj-1)을 꺼내고 나서 상기 택트시간(To)이 자날때 까지 (j)번째 처리부 앞에서 대기하는 스텝과, (b-4) 상기 택트시간(To)이 지날때(j)번째 처리부로 부터 반도체 기판(Sj)을 꺼내는 스텝과, (b-5) 상기 대기시간 Twj를 대기하는 스텝과, (b-6) 상기 대기시간 Twj이 지날때 상기 반도체 기판(Sj-1)을 (j)번째 처리부 안으로 투입하는 스텝과, (b-7) 상기 반송수단으로 반도체 기판(Sj)을 (j+1)번째로 반송하는 스텝과; (b-8) j=1,2,…N에 대하여 스텝(b-1)에서 스텝(b-7)를 반복하는 스텝을 구비하며, j=1,2에 대하여 (j-2)번째 처리부와, j=1에 대하여 (j-1)번째 처리부 및 j=N에 대하여 (j+1)번째 처리부는 각각 상기 처리부에 상기 반도체 기판을 공급하고, 이미 처리된 기판을 받는 상태인 반도체 기판의 반송방법.
  2. 제1항에 있어서, 상기 스텝(a)는, (a-1)1≤j≤N을 만족하는 각 수 j에 대하여, (j)번째 처리DP서 상기 반도체 기판이 얼마동안 처리받는지를 나타내는 처리시간(Tj)을 결정하는 스텝과, (a-2) 1 ≤j≤N 만족하는 각 수 j에 대하여 아래의 제1조건(1)
    To≥Tj......................................................................................(Ⅰ)
    를 만족시키도록 상기 택트시간(To)를 결정하는 스텝을 구비한 반도체 기판의 반송방법.
  3. 제2항에 있어서, 상기 스텝(a)는, (a-3) 상기 반송수단이 상기 처리경통로를 순환하는데 최소시간으로 되는 반송시간(To)를 결정하는 스텝과, (a-4) 상기 반송수단이 상기 처리경통로를 순환하는데 최소시간으로 되는 반송시간(To)를 결정하는 스텝과, (a-4) 상기 제1조건은 물론 아래의 제2조건(Ⅱ)
    To≥Tc.....................................................................................(Ⅱ)
    을 만족시키도록 상기 택트시간(To)를 결정하는 스텝을 더 구비한 반도체 기판의 반송방법.
  4. 제3항에 있어서, 상기 반도체 기판은 복수의 로트로 분류되고; 상기 스텝(a)는, (a-5) 상기 제1 및 제2 조건은 물론 아래의 제3조건(Ⅲ)
    To≥Tc+Sm ..........................................................................(Ⅲ)
    단, 값 Sm은 다음식(E1)에 의해 정의되고,
    수 m은 상기 반도체 기판의 m번째로트를 지시하는 양수,
    을 만족시기키 위한 상기 대기시간 Twj을 결정하는 스텝을 더 구비한 반도체 기판의 반송방법.
  5. 제4항에 있어서, 상기 스텝(a-5)은, (a-5-1) 상기 제1 내지 제3조건은 물론 아래의 제4조건(Ⅳ)
    To≥Tc+Twj..............................................................................(Ⅳ)
    단, j=1,2,…N.
    을 만족하도록 상기 대기시간 Twj을 결정하는 스텝으로 더 구비한 반도체 기판의 반송방법.
  6. 제5항에 있어서, 상기 복수의 로트는 반도체 기판의 K(단, K는 1보다 큰 양수) 로트를 포함하고, j=1,2,…N대하여, 다른 조(set)의 처리시간 Tjd1반도체 기판의 상기 K로트가 T1, T2, …TN2(단, N2=KN)를 얻도록 결정되고, 상기 스텝(a-5-1)은, 다음식(E2)
    To≥=max(T1,T2,…TN2,TC.......................................................(E2)
    단, 기호 max는 T1,T2,…TN2,TC의 각 값중에서 최대값,
    에 의해 상기 택트시간 To를 결정하는 스텝을 더 구비한 반도체 기판의 반송방법.
  7. 제6항에 있어서, 상기 스텝(a-5)는, (a-5-2) 상기 가열 처리부에 대하여서만 상기 대기시간(Twj)이 0이 아닌 값으로 설정하는 스텝을 더 구비한 반도체 기판의 반송방법.
  8. 제7항에 있어서, 상기 스텝(b)는 (b-9) 상기 반송수단이 스테이숀에서 최종으로 출발하고 난 후 택트시간(To)이 지날때 까지 상기 스테이숀에서 대기하는 스텝을 더 구비한 반도체 기판의 반송방법.
  9. 반도체 기판에 소정의 처리를 실행하기 위한 제1 내지 N번째 처리부를 가지는 시스템에서 순차적으로 반도체 기판을 반송하기 위한 장치로서, 상기 제1 내지 N번째 처리부는 상기 반도체 기판을 가열하기 위한 적어도 한의 가열 처리부를 가지고 상기 반도체 기판은 상기 제1 내지 N(단, N은 1보다 큰 정수)번째 처리부를 순환하는 처리 경로를 따라서 반송되도록 한 반도체 기판의 반송장치에 있어서, (a) 상기 처리통로를 따라서 반도체 기판을 반송하기 위한 반송수단과, (b) 1번째 내지 N번째 처리부에 공통인 단일 택트시간(To)과 1≤j≤N을 만족시키는 각 번호(j)에 대하여, 대기시간 Twj을 포함하는 파라메터 값을 유지하기 위한 수단과, (c) 상기 반송수단이 반복적으로 상기 처리 경로를 따라서 순환하고 상기 반도체 기판의 흐름이 상기 제1 내지 N번째 처리부를 경유하여 상기 처리경로를 따라서 흐르도록 제1 내지 N번째 처리부에 상기 반도체 기판을 순차적으로 반송하기 위하여 순차적으로 반송하기 위하여 상기 반송수단에 제어신호를 전달하여 상기 파라메터값의 함수로서 제어신호를 생성하기 위한 제어 수단을 구비하며, 상기 제어수단(C)는 (c-1)(j-2)번째, (j-1)번째 및 (j)번째 처리부로 부터 나온 반도체 기판(Sj-1,Sj,Sj+1)이 각각 (j-1)번째, (j)번째 처리부에 존재하는 상태에 상기 시스템이 있는지를 인식하기 위한 수단과, (c-2)(j-1)번째 처리부로 부터 (j)번째 처리부로 반도체 기판(Sj-1)을 반송하도록 위하여 상기 반송수단을 제어하기 위한 수단과, (c-3) 상기 반송수단이 (j)번째 처리부로 부터 반도체 기판(Sj+1)을 꺼내고나서 상기 택트시간(To)이 경과할 때까지 (j)번째 처리부 앞에서 대기하도록 상기 반송수단을 제어하기 위한 수단과, (c-4) 상기 택트시간(To)이 경과할 때 (j)번째 처리부로 부터 반도체 기판(Sj)를 꺼내도록 상기 반송수단을 제어하기 위한 수단과, (c-5) 상기 대기시간 Twj동안 대기하도록 상기 반송수단을 제어하기 위한 수단과, (c-6) 상기 대기시간 Twj가 경과할 때 (j)번째 처리부로 상기 반도체 기판 Sj-1을 투입하도록 상기 반송수단을 제어하기 위한 수단, (c-7) 반도체 기판 Sj을 (j+1) 번째로 반송하도록 상기 반송수단을 제어하기 위한 수단과, (c-8) j=1,2,…N에 대하여, 수단(c-1) 내지 (c-7) 을 순차적으로 반복하게 하는 수단을 구비하며, j=1,2에 대하여 (j-2)번째 처리부와, j=1에 대하여, (j-1)번째 처리부와, j=N에 대하여, (j+1)번째 처리부는, 각각 상기 처리부에 상기 반도체 기판을 공급하고 처리된 기판을 받은 스테이션인 반도체 기판의 반송장치.
  10. 제9항에 있어서, 상기 수단(b)는, (b-1) 1 ≤j≤N을 만족하는 각 번호에 대해 j번째 처리부에서 반도체 기판이 얼마동안 처리받는지를 나타내는 처리시간 Tj을 유지하기 위한 수단과, (b-2) 아래의 1 ≤j≤N을 만족하는 각 번호 j에 대하여 아래의 다음의 제1조건(Ⅰ)
    To≥Tj........................................................................................(Ⅰ)
    이 만족될 때에만 상기 택트시간(To)을 받아드리기 위한 수단을 구비하는 반도체 기판의 반송장치.
  11. 제10항에 있어서, 상기 수단(b)는, (b-3) 상기 반송수단이 상기 처리경로를 순환하는데 최소시간이 되게 반송시간(Tc)을 유지하기 위한 수단과 ; (b-4) 상기 제1조건은 물론 다음의 제2조건(Ⅱ)
    To≥Tc ......................................................................................(Ⅱ)
    이 만족될때 상기 택트시간(To)을 받아 드리기 위한 수단을 더 구비한 반도체 기판의 반송장치.
  12. 제11항에 있어서, 상기 반도체 기판은 복수의 로트로 분류되고, 상기 수단(b)는 (b-5) 상기 제1 및 제2조건은 물론 아래의 제3조건(Ⅲ)
    To≥Tc+Sm...................................................................................... (Ⅲ)
    단, 값 Sm은 다음식 (E1)에 의해 정의되고,
    (E1)
    수 m은 상기 반도체 기판의 m번째 로트를 지시하는 양의 수,
    가 만족될때 상기 대기시간 Twj을 받아드리기 위한 수단을 더 구비한 반도체 기판의 반송장치.
  13. 제12항에 있어서, 상기 수단(b)는, (b-6) 상기 제1 내지 제3조건은 물론 아래의 제4조건(Ⅳ)
    To≥Tc+Twj...................................................................................... (Ⅳ)
    단, j=1,2,…N.
    이 만족될때만 상기 대기시간 Twj을 받아드리기 위한 수단을 더 구비한 반도체 기판의 반송장치.
  14. 제13항에 있어서, 상기 복수의 로트는 반도체 기판의 K로트(단, K는 1보다 큰 양수)를 포함하고, j=1,2,…N대하여, 상이한 조(set)의 처리시간 Tj가 T1,T2,…TN2(단, N2=K.N)를 얻도록 상기 반도체 기판의 상기 K로트에 대하여 결정되고, 상기 수단(b-6)는 : (b-6-1) 아래의 식(E2)
    To=max(T1,T2,…TN2,Tc)................................................................ (E2)
    단, 기호 max는 T1,T2,…TN2,Tc의 값사이중에서 최대값,
    에 따라 결정되는 상기 택트시간(To)을 받아드리기 위한 수단을 더 구비한 반도체 기판의 반송장치.
  15. 제14항에 있어서, 상기 수단(b)는, (b-8) 상기 가열 처리부에서만 0이 아닌 값의 대기시간 Twj를 받아드리기 수단을 더 구비한 반도체 기판의 반송장치.
  16. 제15항에 있어서, 상기 수단(b)는, (b-9) 상기 택트시간(To)에 시행값(trial value)을 입력하기 위한 수단을 더 구비하고, 상기 수단(b-2)는, (b-2-1) 상기 택트시간(To)에 대한 상기 시행결과 상기 처리 시간 T1,T1,…TN2을 비교하기 위한 수단과, 상기 (b-2-2) 조건(Ⅰ)가 만족될때 상기 택트시간(To)에 대한 상기 시행값을 사용하기 위한 수단과, 상기 (b-2-3) 조건 (Ⅰ)가 만족되지 않을때 상기 택트시간(To)에 대한 또 하나의 다른 시행값을 입력하기 위한 수단을 구비한 반도체 기판 반송장치.
  17. 제16항에 있어서, 상기 수단(b-4)는, (b-4-1) 상기 택트시간(To)에 대한 상기 시행값과 상기 반송시간(To)을 비교하기 위한 수단과, (b-4-2) 상기조건(Ⅰ)은 물론 조건(Ⅱ)가 만족될때 상기 택트시간(To)에 대한 상기 시행값을 사용하기 위한 수단과; (b-4-3) 상기 조건(Ⅱ)가 만족되지 않을때 상기 택트시간(To)에 대한 또하나의 다른 시행값을 입력하기 위한 수단을 구비한 반도체 기판의 반송장치.
  18. 제17항에 있어서, 상기 수단(b)는; (b-9) 상기 대기시간(T1,T2,…TN2)에 대해 각 시행값을 입력하기 위한 수단을 더 구비하고, 상기 수단(b-5)는; (b-5-1) 상기 대기시간(T1,T2,…TN2)에 대한 상기 각 시행값과 상기 반송시간 (To)의 합계를 상기 택트시간(To)고 비교하기 위한 수단과, (b-5-2) 상기 조건(Ⅲ)이 만족될때, 상기 대기시간(T1,T2,…,TN2)으로서 상기 대기시간(T1,T2,…TN2)에 대한 상기 각 시행값을 사용하기 위한 수단과, (b-5-3) 상기 조건(Ⅲ)이 만족되지 않을때 상기 대기시간(T1,T2,…TN2)에 대해 다른 각각의 시행값을 입력하기 위한 수단을 구비한 반도체 기판의 반송장치.
  19. 제18항에 있어서, 상기 수단, (b-6)은 (b-6-1) 상기 처리시간(Tj)과 상기 대기시간(T1,T2,…TN2)에 대한 시행값의 각각의 합을 상기 택트시간(To)과 비교하기 위한 수단과, (b-6-2) 상기 조건(Ⅳ)가 만족될때 상기 대기시간(T1,T2,…TN2)으로서 상기 대기시간(T1,T2,…TN2)에 대한 상기 각 시행값을 사용하기 위한 수단과, (b-6-3) 상기 조건(Ⅳ)이 맞지 않을때 상기 대기시간(T1,T2,…TN2)에 대한 또 다른 각 시행값을 입력하기 위한 수단을 구비한 반도체 기판의 반송장치.
  20. 제19항에 있어서, 상기 수단(c)는, (c-9) 상기 반송수단이 상기 스테이숀을 최종으로 출발하고 나서 상기 택트시간(To)이 경과할 때까지 상기 스테이숀에서 대기하기 위하여 상기 반송수단을 제어하는 수단을 더 구비한 반도체 기판의 반송장치.
KR1019910015384A 1990-09-03 1991-09-03 반도체 처리시스템에 있어서 반도체 기판을 반송하는 방법 및 장치 KR950008844B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-234095 1990-09-03
JP2234095A JP2638668B2 (ja) 1990-09-03 1990-09-03 基板搬送方法および基板搬送装置

Publications (2)

Publication Number Publication Date
KR920007081A KR920007081A (ko) 1992-04-28
KR950008844B1 true KR950008844B1 (ko) 1995-08-08

Family

ID=16965545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015384A KR950008844B1 (ko) 1990-09-03 1991-09-03 반도체 처리시스템에 있어서 반도체 기판을 반송하는 방법 및 장치

Country Status (4)

Country Link
EP (1) EP0474180B1 (ko)
JP (1) JP2638668B2 (ko)
KR (1) KR950008844B1 (ko)
DE (1) DE69128822T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969915B2 (en) 2001-01-15 2005-11-29 Nec Corporation Semiconductor device, manufacturing method and apparatus for the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW276353B (ko) * 1993-07-15 1996-05-21 Hitachi Seisakusyo Kk
JP2994553B2 (ja) * 1994-04-08 1999-12-27 大日本スクリーン製造株式会社 基板処理装置
US5687085A (en) * 1994-04-08 1997-11-11 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and method
US5505132A (en) * 1995-04-03 1996-04-09 Warren; David K. Apparatus for field postage stamp cancellation
US6672819B1 (en) 1995-07-19 2004-01-06 Hitachi, Ltd. Vacuum processing apparatus and semiconductor manufacturing line using the same
JPH10112489A (ja) * 1996-10-07 1998-04-28 Dainippon Screen Mfg Co Ltd 基板搬送装置および基板処理装置
US6275744B1 (en) 1997-08-01 2001-08-14 Kokusai Electric Co., Ltd. Substrate feed control
US6466895B1 (en) * 1999-07-16 2002-10-15 Applied Materials, Inc. Defect reference system automatic pattern classification
JP4093462B2 (ja) 2002-10-09 2008-06-04 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP4279102B2 (ja) 2003-09-22 2009-06-17 大日本スクリーン製造株式会社 基板処理装置及び基板処理方法
WO2005055314A1 (ja) * 2003-12-01 2005-06-16 Hitachi Kokusai Electric Inc. 基板処理装置
JP4353903B2 (ja) 2005-01-07 2009-10-28 東京エレクトロン株式会社 クラスタツールの処理システム
JP4937559B2 (ja) * 2005-09-14 2012-05-23 株式会社Sokudo 基板処理装置および基板処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507078A (en) * 1983-03-28 1985-03-26 Silicon Valley Group, Inc. Wafer handling apparatus and method
GB2194500B (en) * 1986-07-04 1991-01-23 Canon Kk A wafer handling apparatus
JP2704309B2 (ja) * 1990-06-12 1998-01-26 大日本スクリーン製造株式会社 基板処理装置及び基板の熱処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969915B2 (en) 2001-01-15 2005-11-29 Nec Corporation Semiconductor device, manufacturing method and apparatus for the same
US7282432B2 (en) 2001-01-15 2007-10-16 Nec Corporation Semiconductor device, manufacturing method and apparatus for the same
US7611041B2 (en) 2001-01-15 2009-11-03 Nec Corporation Semiconductor device, manufacturing method and apparatus for the same
US7793818B2 (en) 2001-01-15 2010-09-14 Nec Corporation Semiconductor device, manufacturing method and apparatus for the same

Also Published As

Publication number Publication date
EP0474180A3 (ko) 1995-02-15
KR920007081A (ko) 1992-04-28
DE69128822T2 (de) 1998-09-24
EP0474180B1 (en) 1998-01-28
DE69128822D1 (de) 1998-03-05
EP0474180A2 (en) 1992-03-11
JPH04113612A (ja) 1992-04-15
JP2638668B2 (ja) 1997-08-06

Similar Documents

Publication Publication Date Title
KR950008844B1 (ko) 반도체 처리시스템에 있어서 반도체 기판을 반송하는 방법 및 장치
US5436848A (en) Method of and device for transporting semiconductor substrate in semiconductor processing system
KR100300614B1 (ko) 레지스트도포/현상장치및피처리체의처리장치
US8025023B2 (en) Coating and developing system, coating and developing method and storage medium
JP4087328B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法
US5177514A (en) Apparatus for coating a photo-resist film and/or developing it after being exposed
US7819080B2 (en) Substrate processing apparatus and substrate processing method
US7597492B2 (en) Coating and developing system, coating and developing method and storage medium
US20080092805A1 (en) Substrate treating apparatus
JP4233908B2 (ja) 基板処理システム
US7880859B2 (en) Substrate processing system and substrate processing method
KR20090109137A (ko) 기판 처리 장치
KR101122820B1 (ko) 도포?현상 장치 및 기판 반송 방법, 및 컴퓨터 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
US7563323B2 (en) Substrate treating apparatus
KR960030309A (ko) 레지스트처리장치 및 레지스트처리방법
CN101517703A (zh) 涂敷、显影装置和涂敷、显影装置的控制方法及存储介质
US7210864B2 (en) Coating and developing apparatus
US7229240B2 (en) Substrate processing apparatus and substrate processing method
JP2003257848A (ja) 基板加熱方法、基板加熱装置及び塗布、現像装置
KR100198477B1 (ko) 기판처리장치 및 방법
KR101445352B1 (ko) 도포 현상 장치, 도포 현상 방법 및 기억매체
JP2982038B2 (ja) 被処理体の処理のスケジューリング方法及びその装置
JP4894674B2 (ja) 塗布、現像装置及び塗布、現像方法並びに記憶媒体
JP2003241818A (ja) 基板処理システムのスケジュール作成方法及びそのプログラム
KR20200133671A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
O035 Opposition [patent]: request for opposition
E701 Decision to grant or registration of patent right
O073 Decision to grant registration after opposition [patent]: decision to grant registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee