KR950008788Y1

KR950008788Y1 - 병렬 포트 통신 시스템

Info

Publication number: KR950008788Y1
Application number: KR2019910012551U
Authority: KR
Inventors: 강윤근
Original assignee: 엘지산전 주식회사; 이희종
Priority date: 1991-08-07
Filing date: 1991-08-07
Publication date: 1995-10-14
Also published as: KR930005398U

Abstract

내용 없음.

Description

병렬 포트 통신 시스템

제1도는 종래의 병렬 포트 통신시스템 구성도.

제2도는 종래의 시스템구성에 따른 동작흐름도.

제3도는 종래의 시스템구성에 따른 동작설명도.

제4도는 본 고안에 따른 병렬 포트 통신시스템 구성도.

제5도는 본 고안에 따른 동작흐름도.

* 도면의 주요부분에 대한 부호의 설명

1CPU A 2 : CPU B

U1 : 인버터 U2,U4 : 앤드게이트

UA : 데이타 버퍼

본 고안은 두 CPU간 병렬 포트(Parallel Port)통신에 관한 것으로, 특히 신뢰성이 높고 효율적인 병렬 포트 통신을 수행할 수 있도록 콤멘드(Command)와 데이타를 각각 NMI(Non Maskable Interrupt)와 인터럽트에 사용하도록 한 병렬 포트 통신시스템에 관한 것이다.

즉 본 고안은 두 CPU간 병렬 포트 통신에서는 어디듣지 활용가능한 것으로, 그 예로서 PLC(Programmable Controller)본체와 특수유니트(A/D, D/A, 통신카드)의 경우에 콤멘드는 NMI로 데이타는 인터럽트로 사용하여 신뢰도를 높이고 긴급한 지시나 상황을 알릴때는 통신중일지라도 NMI로 콤멘드를 줌으로서 효율적인 통신이 가능하도록 한것이다.

종래에는 제1도에서와 같이 CPU A(1)의 라이트신호(Write)를 CPU B(2)의 인터럽트 핀(INT)에 연결하고 또 CPU A(1)의 데이타는 데이타 버퍼(UA)를 통해 CPU B(2)에 연결하였다. 상기 구성회로의 동작상태를 설명하면, CPU A(1)가 보낼 콤멘드와 데이타가 있을때 CPU A(1)의 라이트신호(Write)를 CPU B(2)의 인터럽트 핀(INT)에 주면 CPU B(2)는 데이타 버퍼(UA)에 있는 콤멘드와 데이타를 인터럽트루틴에서 읽어들인다.

즉 종래에는 제2도에서와 같이 인터럽트신호가 들어올때 값입력 갯수가 지정된 콤멘드 갯수보다 크면 입력값을 데이타 처리하고 값입력 갯수가 지정된 콤멘드 갯수보다 크지않으면 입력값을 콤멘드처리한후 값입력갯수를 하나증가시키고 리턴한다.

그런데 상기와 같은 종래 회로에서는 CPU B(2)가 다른 인터럽트나 NMI를 처리중일때에는 콤멘드를 잘못읽는 경우도 있어 시스켐이 엉망이 될 수도 있으며 CPU A(1)가 통신을 중단시키거나 긴급상황을 전하려해도 현재 진행되고 있는 일을 끝내야 가능한 단점이 있었다. 즉 종래에는 제3도의점에서 낮은 우선순위인 통신 인터럽트가 걸리면 무시되고, 높은 우선순위가 끝난지점에서 통신인터럽트가 걸린다.

이때에는지점에서 통신인터럽트를 준 CPU는 인터럽트가 걸린것으로 인식하여 데이타를 주는데 인터럽트를 받는 CPU는-시간차이 만큼의 데이타를 못받는다. 즉 처음의 콤멘드를 제대로 못받음으로서 시스템은 정상동작을 못하게되고 처음 콤멘드를 줄때 노이즈가 튀면 콤멘드를 잘못 인식하여 정상동작을 못한다.

이때 통신 인터럽트를 준 CPU가 다시 인터럽트로 콤멘드를 주어도 콤멘드로 인식할지 안할지 모르는 문제점이 있다.

그러나 NMI로 콤멘드를 주면 무조건 콤멘드로 인식하여 노이즈후 비정상적 상황에서 확실히 정상적 상태로 복귀가능하다.

따라서 본 고안은 콤멘드를 NMI로 주어 종래의 병렬 포트 통신시 발생할 수 있는 시스템 불안 및 통신중단명령, 긴급명령을 못주는 문제점을 해소하도록 한것으로 이하 첨부도면을 참조하여 그 구성 및 동작상태를 상세히 설명하면 다음과 같다. 먼저 제4도에서 그 구성을 보면 CPU A(1)의 라이트신호는 앤드게이트(U2, U4)의 일측입력단에 연결되고 또 CPU A(1)의 콤멘드핀은 앤드게이트(U2)의 다른측 입력단으로 연결되고, 동시에 인버터(U1)를 통해 앤드게이트(U2)의 다른측 입력단으로 연결되고, 앤드게이트(U2)의 출력은 CPU B(2)의 인터럽트단자로 인가되고 앤드게이트(U4)의 출력은 CPU B(2)의 NMI단자로 인가되며, 또 CPU A(1)의 데이타는 데이타 버퍼(UA)를 통해 CPU B(2)와 연결되는 구성이다.

상기 구성회로의 동작상태를 설명하면, CPU A(1)가 콤멘드와 데이타를 CPU B(2)에 보내고 싶을때 먼저 CPU A(1)의 콤멘드 핀을 "하이"로 한후 CPU A(1)의 라이트신호를 출력하면 CPU B(2)의 인터럽트신호(INT1)는 "로우"로 되고 NMI신호는 "하이"가 된다. CPU B(2)가 "하이"의 NMI신호를 받으면 데이타 버퍼(UA)를 읽어 콤멘드의 성격을 파악한 후 인터럽트로 데이타가 들어올것에 대비한다.

CPU A(1)가 그다음 콤멘드핀을 "로우"로 한후 라이트신호를 출력하면 NMI는 디스에이블(disable)되고 인터럽트신호가 인에이블(enable)되어 CPU B(2)에 인터럽트가 걸리게 된다. 이때 CPU B(2)는 먼저 보내온 콤멘드에 의해 데이타를 받아들이게 된다.

만약 통신중 이중발생이나 다른 급한 상황을 전하려할때에나 통신을 중단하려면 CPU A(1)는 각각에 맞는 콤멘드를 주고 CPU B(2)는 그 콤멘드를 받아들여 처리하게 된다. 즉 본 고안은 제5도에서와 같이 인터럽트하여 데이타가 입력되면 데이타 처리하고 NMI하여 콤멘드가 입력되면 콤멘드 처리한다.

따라서 본 고안에서는 콤멘드를 NMI로 주므로서 확실한 통신이 가능케 되고 통신중간에 긴급명령이나 통신중단도 가능케 할수 있는 잇점이 있다.

Claims

두 CPU 간의 병렬 포트 통신시스템이 있어서, CPU A(1)의 라이트신호와 콤멘드핀의 출력신호를 CPU B(2)의 NMI단에 인가하기위한 앤드게이트(U4), CPU A(1)의 라이트신호와 인버터(U1)를 통해 반전된 콤멘드핀의 출력신호를 CPU B(2)의 인터럽트(INT1)단에 인가하기위한 앤드게이트(U2)를 포함하여 상기 콤멘드는 NMI로 데이타는 인터럽트로 사용하여 신뢰도를 높이고 효율적인 통신이 가능하도록 구성된 것을 특징으로 하는 병렬 포트 통신시스템.