KR890004536Y1

KR890004536Y1 - 마이크로 컴퓨터의 인터럽트 회로

Info

Publication number: KR890004536Y1
Application number: KR2019860006636U
Authority: KR
Inventors: 윤종순
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1986-05-13
Filing date: 1986-05-13
Publication date: 1989-07-08
Also published as: KR870018839U

Abstract

내용 없음.

Description

마이크로 컴퓨터의 인터럽드 회로

첨부된 도면은 본 고안의 인터럽트 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1-4 : 플립플롭 5 : 엔코더

6 : 버퍼

본 고안은 마이크로 컴퓨터의 인터럽트 회로에 관한 것으로, 특히 서보콘트롤의 인터럽트 요구마지막 시간에 다른 인터럽트를 받을 수 잇게 하여 서보콘트롤의 인터럽트 요구를 매주기마다 확실히 받을 수 잇게한 마이크로 컴퓨터의 회로에 관한 것이다.

일반적으로 마이크로 컴퓨터의 인터럽트 회로는 우선순위에 의해서 동작하도록 되어 잇다. 따라서, 소프트웨어 서보콘트롤에서 최상위 우선 순위의 인터럽트를 사용하더라도 차우선 순위의 다른 인터럽트를 처리하는 동안에 중앙 연산처리장치(CPU)는 인터럽트를 받아들일 수 있는 상태로 되어 임의의 시간에서 서보콘트롤의 주기가 일정치 않게 되는 결점이 있었다.

본 고안은 이러한 점을 감안하여, 항상 서보콘트롤의 인터럽트 요구 마지막 시간에 다른 인터럽트를 받을 수있게하여 서보콘트롤의 인터럽트 요구를 매주기마다 확실히 받을 수 있게 안출한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.

첨부된 도면은 본 고안의 인터럽트 회로도로서 이에 도시한 바와 같이, 테이타 입력단자(Y0-Y5)및 트리거 입력단자(T)가 데이타 신호단자(D0-D5)및 트리거 신호단자(TP1)에 각기 접속된 플립플롭(4)의 출력단자 (Q0-Q5)를 플립플롭(1).(2).(3)의 제어 입력단자 (1RD)(2RD).(1RD ).(2RD)(1RD)(2RD)에 각기 접속함과 아울러 인터럽트 요구 신호단자(IP1-IP6)를 그 플립플롭(1)의 트리거 입력단자(1T)및 플립플롭(1),(2),(3)의 데이타 입력단자 (2D)(1D) (2D)(1D)(2D)에 각기 접속하고 그 플립플롭 트리거 입력단자(2T),(1T),(2T),(1T),(2T)에 트리거 신호단자(PT2)를 공통 접속하며, 이 플립플롭(1),(2),(3)의 출력단자(1Q)(2Q)(1Q)(2Q),(1Q)(2Q)를 엔코더(5)의 데이타 입력단자(D7-D2)에 각기 접속하여 그의 그룹 출력단자(GS)는 인터럽트 요구 감지 신호 단자(INTA)에 접속하고, 그의 출력단자(Q0-Q2)는 버퍼(6)를 통해 인터럽트 데이타 신호단자(ID0-ID2)에 접속하여 구성한 것으로, 여기서 엔코더(5)의 그룹 출력단자(GS)에는 그의 데이타 입력단자(D0-D7)중 하나라도 저전위 신호가 입력될때 저전위 신호가 출력되게 되어 있고, 도면의 설명중 미설명 부호B⁺는 전원 단자이고, EN은 버퍼(6)를 구동시키기 위한 인에이블 신호 단자이다.

이와 같이 구성된 본 고안의 작용 효과를 상세히 설명하면 다음과 같다.

전원단자 (B⁺)에 전원이 인가되고, 데이타 신호단자(D0-D5)에 모두 저전위 신호가 출력되어 플립플롭(4)의 데이타 입력단자(Y0-Y5)에 인가된 상태에서 트리거 신호단자(TP1)에 트리거 신호가 출력되어 플립플롭(4)의 트리거 입력단자(T)에 인가되면 그의 출력단자(Q0-Q5)에 모두 저전위 신호가 출력된다. 이와같이 플립플롭(4)의 출력단자(θ0-θ5)에 각기 출력된 저전위 신호는 플립플롭(1),(2),(3)의 제어 입력단자(1RD,2RD)에 각기 인가되므로 그 플립플롭(1).(2).(3)은 그의 데이타 입력단자(1D, 2D)각기 입력되는 인터럽트 요구 신호를 받아들일 수 없는 상태로 된다.

그러나 데이타 신호단자(D0-D5)에 모두 고전위 신호가 출력되어 플립플롭(4)의 테이타 입력단자(Y0-Y5)에 인가된 상태에서 트리거 신호단자(TP1)에 트리거 신호가 출력되어 플립플롭(4)의 트리거 입력단자(T)에 인가되면, 그의 출력단자(Q0-Q5)에 모두 고전위 신호가 출력되어 플립플롭(1).(2).(3)의 각 제어 입력단자(1RD),(2RD)에 인가되고, 이에 따라 그 플립플롭(1).(2).(3)은 그의 데이타 입력단자(1D.2D)에 각기 입력되는 인터럽트 요구 신호를 받아 들일 수 있는 상태로 된다.

이와 같이 플립플롭 (1),(2),(3)이 인터럽트 요구 신호를 받아들일 수 있는 상태에서 인터럽트 요구 신호단자 (IP1)에 인터럽트 요구 신호가 인가되면, 그 인터럽트 요구 신호는 플립플롭(1)의 트리거 입력단자(1T)에 인가되므로 그의 데이타 입력단자(1D)에 인가되고 있는 고전위 신호가 받아들여져 그의 출력단자(1Q)에만 저전위 신호가 출력된다. 그러나 이때 인터럽트 요구 신호 단자(IP2-IP6)에 인터럽트 요구 신호가 인가되지 않아 플립플롭(1)의 출력단자(2Q)및 플립플롭(2).(3)의 출력단자(1Q,2Q),(1Q,2Q)에는 고전위 신호가 출력된다.

따라서, 이때 플립플롭(1)의 출력단자(1Q)에서 출력된 저전위 신호가 엔코더(5)의 입력단자(D7)에 인가되고, 그 엔코더(3)의 다른 입력단자(D0-D6)에는 고전위 신호가 인가되므로 그 입력 데이타 신호가 엔코더되어 그의 출력단자(Q0-Q2)에는 모두 고전위 신호가 출력되고, 한편, 이때 상기의 설명에서와 같이 그의 구룹 출력단자(GS)에 저전위 신호가 출력된다. 이 저전위 신호는 인터럽트 요구 감진신호단자(INTA)에 인가되므로 중앙 연산 처리 장치는 서보 장치에서 인터럽트 요구 신호가 출력되었음을 감지하게 된다.

따라서, 이때 인에이블 신호단자(EN)에 인에이블 신호를 인가하여 버퍼(6)를 구동시킴으로써 상기 엔코더(5)의 출력단자(Q0-Q2)에서 출력된 고전위 신호가 그 버퍼(6)를 통해 인터럽트 데이타 신호단자(ID0-ID2)에 인가되므로 인터럽트 요구 신호단자(IP1)에서 인터럽트 요구가 있음을 판별하게 된다.

그리고, 인터럽트 요구 신호단자(IP2-IP2)에 인터럽트 요구 신호가 인가된 경우에는 트리거 신호단자(TP2)에 트리거 신호가 인가됨에 따라 상기와 같은 방식으로 그 인터럽트 요구가 있음을 판별하게 된다.

일예로, 인터럽트 요구 신호단자(IP2)에 인터럽트 요구신호가 출력되어 플립플롭(1)의 데이타 입력단자(2D)에 인가된 상태에서 트리거 신호단자(IP2)에 트리거 신호가 출력되어 플립플롭(1)의 트리거 입력단자(2T)및 플립플롭(2),(3)의 트리거 입력단자(1T.2T),(1T.2T)에 인가되면, 플립플롭(1)의 출단자(2Q)에만 저전위 신호가 출력되고 ,플립플롭(1)의 출력단자(1Q)및 플립플롭(2).(3)의 출력단자(1Q,2Q)(1Q,2Q)에는 모두 고전위 신호가 출력된다.이에 따라 엔코더(5)의 데이타 입력단자(D6)에만 저전위 신호가 인가되고 나머지 데이타 입력단자(D0-D5.D7)에는 고전위 신호가 인가되므로 그 데이타 입력신호가 엔코드되어 그의 출력단자(Q0)에는 저전위 신호가 출력되고, 그의 출력단자(Q1).(Q2)에는 고전위 신호가 출력되며, 또한 그룹 출력단자(GS)에는 저전위 신호가 출력된다.

따라서 엔코더(5)의 그룹 출력단자(GS)에서 출력된 저전위 신호는 인터럽트 요구 감지 신호단자(INTA)에 인가되므로 중앙 연산 처리 장치는 서보 장치에서 인터럽트 요구 신호가 출력되었음을 감지하게 되고, 또한 엔코더(5)의 출력단자(Q0-Q2)에서 출력된 엔코드 신호는 버퍼(6)를 통해 인터럽트 데이타 신호단자(ID0-ID2)에 인가되므로 인터럽트 요구 신호단자(IP2)에서 인터럽트 요구가 있음을 판별하게 된다.

이상에서와 같이 본 고안은 인터럽트 요구 신호단자(IP1)에는 서보 콘트롤을 행하는 일정주기의 인터럽트 요구 신호를 입력시키고, 매전 서보처리의 마지막에 따른 인터럽트 요구가 있는지 확인하여 인터럽트 처리를 행하며, 다음주기 동안 다른 데이타를 처리할 수 있도록 되어 있다.

따라서, 본 고안은 마이크로 컴퓨터에 의한 서보콘트롤에서 인터립트 요구가 일정주기로 확실히 일어나게 되므로 서보콘트롤이 확실하게 되는 이점이 있게 된다.

Claims

데이타 입력단자(Y0-Y5)및 트리거 입력단자(T)가 데이타 신호단자(D0-D5)및 트리거 신호단자(TP1)에 각기 접속된 플립플롭(4)의 출력단자(Q0-Q5)를 플립플롭(1).(2).(3)의 각 제어 입력단자(1RD.2RD)에 각기 접속함과 아울러 인터럽트 요구 신호단자(IP1-IP6)를 그 플립플롭(1)의 트리거 입력단자(1T)및 플립플롭(1).(2).(3)의 데이타 입력단자(2D).(1D.2D).(1D.2D)에 각기 접속하고 그 플립플롭(1),(2),(3)의 트리거 입력단자 (2T).(1T.2T)(1T.2T)에 트리거 신호 단자 (TP2)를 공통 접속하여 그의 각 출격단자(1Q.2Q)(1Q.2Q),(1Q.2Q)를 엔코더(5)의 테이타 입력단자(D7-D2)에 각기 접속하고, 이 엔코더(5)의 그룹출력단자(GS)는 인터럽트 요구 감지 신호단자(INTA)에 접속하고 , 출력단자(Q0.Q2)는 버퍼(6)를 통해 인터럽트 데이타 신호단자(ID0-ID2)에 접속하여 구성된 것을 특징으로 하는 마이크로 컴퓨터의 인터럽트회로.