KR950004424A - 금속식각 방법 - Google Patents
금속식각 방법 Download PDFInfo
- Publication number
- KR950004424A KR950004424A KR1019930012948A KR930012948A KR950004424A KR 950004424 A KR950004424 A KR 950004424A KR 1019930012948 A KR1019930012948 A KR 1019930012948A KR 930012948 A KR930012948 A KR 930012948A KR 950004424 A KR950004424 A KR 950004424A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- etching step
- etching
- post
- transient
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 금속표면 위에 형성된 자연 산화막을 제거하는 예비 식각 단계, 금속식각 단계인 주식각 단계, 금속 패턴의 윤곽 및 잔류 금속을 제거하는 과도식각 단계로 이루어지는 금속식각 공정 단계에 있어서, 상기 과도식각 단계 후 웨어퍼와 하부전극 사이의 정전기를 감소시키기 위한 후처리 식각 단계를 더 포함하여 이루어지는 것을 특징으로 하는 금속식각 공정 단계에 관한 것으로, 웨이퍼의 파손 및 손상을 방지하여 반도체 소자의 수율을 향상 시키는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 금속식각 장비의 챔버내부 주요부분을 나타내는 단면도
Claims (2)
- 금속표면 위에 형성된 자연 산화막을 제거하는 예비식각 단계, 금속식각 단계인 주식각 단계, 금속 패턴의 윤곽 및 잔류 금속을 제거하는 과도식각 단계로 이루어지는 금속식각 방법에 있어서, 상기 과도식각 단계 후 웨이퍼와 하부전극 사이의 정전기를 감소시키기 위한 후처리 식각 단계를 더 포함하여 이루어지는 것을 특징으로 하는 금속식각 방법
- 제1항에 있어서, 상기 후처리 식각 단계는 150∼200W(Watt)의 낮은 전력에서 2∼5초간 진행되는 것을 특징으로 하는 금속식각 공정 단계.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012948A KR950004424A (ko) | 1993-07-09 | 1993-07-09 | 금속식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012948A KR950004424A (ko) | 1993-07-09 | 1993-07-09 | 금속식각 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950004424A true KR950004424A (ko) | 1995-02-18 |
Family
ID=67143196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930012948A KR950004424A (ko) | 1993-07-09 | 1993-07-09 | 금속식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950004424A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030097168A (ko) * | 2002-06-19 | 2003-12-31 | 엘지.필립스 엘시디 주식회사 | 드라이 에칭 방법 및 그를 이용한 박막 트랜지스터 어레이기판 제조 방법 |
-
1993
- 1993-07-09 KR KR1019930012948A patent/KR950004424A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030097168A (ko) * | 2002-06-19 | 2003-12-31 | 엘지.필립스 엘시디 주식회사 | 드라이 에칭 방법 및 그를 이용한 박막 트랜지스터 어레이기판 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015621A (ko) | 실리콘계 재료층의 가공 방법 | |
| KR930024138A (ko) | 전자회로 및 그의 제작 방법 | |
| ATE458272T1 (de) | Methode zur verringerung von plasmainduzierten aufladungsschäden | |
| KR950004424A (ko) | 금속식각 방법 | |
| TW374203B (en) | A method for forming a fine contact hole in a semiconductor device | |
| KR950027976A (ko) | 반도체 소자의 트렌치 세정 방법 | |
| KR960035829A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0125244Y1 (ko) | 플라즈마 에칭 장치 | |
| KR940001269A (ko) | 반도체 디바이스의 금속배선형성방법 | |
| KR950025875A (ko) | 반도체소자의 금속배선 비아 콘택홀 제조방법 | |
| KR960002569A (ko) | 금속 배선 얼라인 키 형성 방법 | |
| KR100205058B1 (ko) | 양극 산화된 게이트 전극을 갖는 에프이디 장치의 제조방법 | |
| JPS55125627A (en) | Formation of electrode for semiconductor device | |
| KR980005492A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960002654A (ko) | 금속막의 산화 억제 방법 | |
| TW358228B (en) | Method of minimizing damage to gate dielectric layer during gate electrode plasma etching | |
| KR970063479A (ko) | 반도체 장치의 이온 주입 방법 | |
| KR970018106A (ko) | 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법 | |
| KR980005784A (ko) | 반도체 장치 제조방법 | |
| KR980005550A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR960042956A (ko) | 반도체 소자의 제조방법 | |
| KR960026271A (ko) | 금속패턴 형성방법 | |
| KR19990074080A (ko) | 플라즈마 식각장치 | |
| KR980005689A (ko) | 반도체 소자 제조방법 | |
| KR960002562A (ko) | 반도체소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |