KR100205058B1 - 양극 산화된 게이트 전극을 갖는 에프이디 장치의 제조방법 - Google Patents
양극 산화된 게이트 전극을 갖는 에프이디 장치의 제조방법 Download PDFInfo
- Publication number
- KR100205058B1 KR100205058B1 KR1019950044462A KR19950044462A KR100205058B1 KR 100205058 B1 KR100205058 B1 KR 100205058B1 KR 1019950044462 A KR1019950044462 A KR 1019950044462A KR 19950044462 A KR19950044462 A KR 19950044462A KR 100205058 B1 KR100205058 B1 KR 100205058B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- fed device
- fed
- manufacturing
- tip emitter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
- H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/041—Field emission cathodes characterised by the emitter shape
- H01J2329/0413—Microengineered point emitters
- H01J2329/0415—Microengineered point emitters conical shaped, e.g. Spindt type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/0439—Field emission cathodes characterised by the emitter material
- H01J2329/0442—Metals or metal alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/0439—Field emission cathodes characterised by the emitter material
- H01J2329/0463—Semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
- H01J2329/4604—Control electrodes
- H01J2329/4608—Gate electrodes
- H01J2329/4613—Gate electrodes characterised by the form or structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 FED 장치의 팁 에미터에서 방출되는 전자에 의하여 게이트 전극이 손상되는 것을 방지하기 위하여 게이트 전극에 대하여 양극 산화를 행하는 방법을 제공한 것으로, 감광제를 사용하여 게이트 전극을 양극 산화시키는 방법과 질화막을 사용하여 게이트 전극을 양극 산화시키는 제조방법을 제공하였으며, 이러한 방법을 이용하여 게이트 전극을 보호함으로서 FED 장치의 안정성과 수명이 향상되는 효과를 기대할수있게 되었다.
Description
제1도는 종래의 FED 장치의 단면도.
제2a~2c도는 팁 에미터가 실리콘인 경우에 대하여 감광제를 사용하여 게이트 전극을 양극 산화시키는 방법을 도시한 FED 장치의 단면도.
제3a~3c도는 팁 에미터가 금속인 경우에 대하여 감광제를 사용하여 게이트 전극을 양극 산화시키는 방법을 도시한 FED 장치의 단면도.
제4a~4c도는 질화막을 사용하여 게이트 전극을 양극 산화시키는 방법을 도시한 FED 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 실리콘 팁 에미터
3 : 게이트 전극 4 : 금속 팁 에미터
5 : 감광제 6 : 게이트 절연막
7 : 캐소드 라인 8 : 금속 산화물
9 : 질화막
본 발명은 FED 장치의 제조방법에 관한 것으로, 특히 전자 등에 의하여 게이트 전극이 손상되는 것을 방지하기 위하여 게이트 전극을 양극 산화시킨 FED 장치의 제조방법에 관한 것이다.
일반적으로, FED 장치는 하부기판과 이 하부기판상에 형성되어 전자를 방출하는 원추형 또는 쐐기형의 팁 에미터가 형성된 캐소드 및 팁 에미터에서 방출되는 전자에 의한 전류를 제어하는 게이트로 이루어지는 하부 구조와, 형광물질이 도포되어 있는 애노드와, 팁 에미터와 애노드 사이를 일정한 간격으로 유지하는 스페이서로 이루어지는 상부 구조로 구성되어 있다.
종래의 FED 장치에 있어서, 상술한 팁 에미터는 실리콘 등의 반도체 또는 금속을오 만들어지며, 게이트에 인가된 전압에 의하여 팁 에미터로부터 애노드를 방출되는 전자의 양이 조절되게 된다.
제1도는 기판(1)상에 실리콘 팁 에미터를 갖는 종래의 FED 장치의 하부 구조부를 나타낸 것으로, 도시된 것처럼, 실리콘 팁 에미터(2)에서 방출되는 전자의 대다수는 애노드측으로 향하지만 소수의 전자는 팁 에미터와 게이트 전극(3)간에 걸리는 강한 전계에 의하여 게이트 전극쪽으로 끌려가게 되며, 이로 인하여 게이트 전극이 손상을 받게 되어 시간이 지날수록 게이트 전극의 성능이 저하되어 FED 장치가 디스플레이 장치로서의 역할을 제대로 수행할 수 없게 된다.
이와 같은 종래의 문제점을 보완하기 위하여, 본 발명에서는 게이트 전극을 양극 산화시킴으로서 전자 등의 충돌에 의하여 게이트 전극이 손상받는 것을방지할 수 있는 FED 장치의 제조방법을 제공하였다.
본 발명에 있어서, 게이트 전극을 양극 산화시키는 제조방법으로는 감광제를 사용하여 양극 산화시키는 방법과 질화막을 이용하여 양극 산화시키는 방법이 제공되었다.
먼저, 감광제를 사용하여 양극 산화시키는 방법은 제2a~2c도와 제3a~3c도에 공정도를 도시하여 설명하였다.
제2a~2c도는 기판(1)상에 팁 에미터가 실리콘 팁 에미터(2)로 형성되어 있는 FED 장치의 경우로서, 제2a도와 같이 형성된 FED 장치의 하부 구조부에 감광제(5)를 도포한 후 감광제(5)를 에치백 하여 제2b도와 같이 게이트 전극을 노출시키닌 후에 게이트 전극(3)의 상부층을 양극 산화시킴으로서 제2c도와 같은 단면을 갖는 FED 장치를 제공하였다.
또한 팁 에미터가 금속 팁 에미터(4)로 형성되어 있는 제3a~3c도의 경우에서도 상술한 공정과 동일한 단계를 수행하여, 양극 산화된 게이트 전극(3)을 제공하였다.
다음, 질화막(9)을 이용하여 양극 산화시키는 방법을 설명하면, 제4a~4c도에 도시된 바와 같이, 소정의 방법으로 형성된 FED 장치의 하부 구조부에 있어서, 전체적으로 질화막(9)을 도포한 후에 반응성 이온 에칭을 수행하여 제4a도와 같이 게이트 주변부 만을 질화막(9)으로 도포시킨다. 그리고, 제4b도에 도시된 것처럼 게이트 전극(3)의 상부층에 대하여 양극 산화를 수행한 후에 상술한 게이트 주변부의 질화막(9)을 제거하여 제4c도에 도시된 것럼 양극 산화된 게이트 전극을 제공하였다.
상술한 것처럼, 본 발명은 감광제(5)또는 질화막(9)을 사용하여 FED 장치의 게이트 전극을 양극 산화시키는 방법을 제공하였으며, 따라서 캐소드에서 방출되는 전자 등에 의하여 게이트 전극(3)이 손상되는 것을 방지하였다.
이러한 본 발명에 의하여 FED 장치의 안정성 개선과 수명의 향상이라는 효과를 가져왔다.
또 본 발명은 소정의 FED 장치 제조공정 후에 행하는 게이트 전극에 대한 양극 산화 방법을 제공하였으며, 상술한 방법이외에 본 발명의 사상에서 벗어나지 않는 모든 범위의 변형도 포함한다.
Claims (4)
- 캐소드와 팁 에미터(2,4)와 게이트 전극 부분을 갖는 FED 장치의 제조 방법에 있어서, 상기 FED 장치를 감광제로 도포하는 단계와, 상기 게이트 전극 부분이 노출되도록 에치 백하는 단계와, 상기 노출된 게이트 전극 부분에 대하여 양극 산화를 행하는 단계로 이루어지는 FED장치의 제조방법.
- 제1항에 있어서, 상기 팁 에미터(2)는 실리콘인 것을 특징으로하는 FED장치의 제조 방법.
- 제1항에 있어서, 상기 팁 에미터(4)는 금속인 것을 특징으로 하는 FED 장치의 제조 방법.
- 캐소드와 팁 에미터와 게이트 전극 부분을 갖는 FED장치의 제조 방법에 있어서, 상기 FED 장치를 질화막(9)으로 도포하는 단계와, 상기 게이트 전극 부분과 팁 에미터 부분이 노출되도록 상기 질화막(9)을 에칭하는 단계와, 상기 노출된 게이트 전극 부분에 대하여 양극 산화를 행하는 단계로 이루어지는 FED 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044462A KR100205058B1 (ko) | 1995-11-28 | 1995-11-28 | 양극 산화된 게이트 전극을 갖는 에프이디 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044462A KR100205058B1 (ko) | 1995-11-28 | 1995-11-28 | 양극 산화된 게이트 전극을 갖는 에프이디 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030090A KR970030090A (ko) | 1997-06-26 |
| KR100205058B1 true KR100205058B1 (ko) | 1999-06-15 |
Family
ID=19436243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950044462A KR100205058B1 (ko) | 1995-11-28 | 1995-11-28 | 양극 산화된 게이트 전극을 갖는 에프이디 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100205058B1 (ko) |
-
1995
- 1995-11-28 KR KR1019950044462A patent/KR100205058B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030090A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766446A (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
| KR100367282B1 (ko) | 전계 방사형 전자원 및 그 제조방법 | |
| US6245687B1 (en) | Precision wide band gap semiconductor etching | |
| KR100205058B1 (ko) | 양극 산화된 게이트 전극을 갖는 에프이디 장치의 제조방법 | |
| KR100351894B1 (ko) | 싱글 일렉트론 트랜지스터 제조방법 | |
| JP2001035354A (ja) | 電界放射型電子源およびその製造方法 | |
| KR100469400B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100469398B1 (ko) | 전계 방출 소자 및 제조 방법 | |
| JP2009194033A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 | |
| KR100511263B1 (ko) | 전계방출소자 제조방법 | |
| KR100517961B1 (ko) | 전계 방출 소자 제조 방법 | |
| KR100260258B1 (ko) | 필드 에미터 소자의 제조방법 | |
| KR100186256B1 (ko) | Fed의 에미터 팁 구조 | |
| KR0136686B1 (ko) | 실리콘 필드 에미터 및 그 제조방법 | |
| KR100511257B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR960000709B1 (ko) | 압접형 반도체장치 | |
| KR100260332B1 (ko) | 전계방출표시소자의 에지형 에미터의 제조방법 및 그를 이용한 에미터 | |
| KR20000043854A (ko) | 전계방출소자의 게이트홀 형성방법 | |
| KR100235303B1 (ko) | MIM(Metal Insulator Metal)을 이용한 FED장치 및 그의 제조방법 | |
| KR100288078B1 (ko) | 몰드트랜스퍼기술을이용한필드에미터어레이형성방법 | |
| KR19990043865A (ko) | 전계방출소자의 캐소드 어레이 형성방법 | |
| KR19990043840A (ko) | 전계방출소자의 캐소드 어레이 형성방법 | |
| KR19990001351U (ko) | 원형 화소를 갖는 전계방출 표시소자 | |
| KR20040057115A (ko) | 전계 방출 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |