KR950002071A - 게이트절연막 형성방법 - Google Patents
게이트절연막 형성방법 Download PDFInfo
- Publication number
- KR950002071A KR950002071A KR1019930011749A KR930011749A KR950002071A KR 950002071 A KR950002071 A KR 950002071A KR 1019930011749 A KR1019930011749 A KR 1019930011749A KR 930011749 A KR930011749 A KR 930011749A KR 950002071 A KR950002071 A KR 950002071A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- insulating film
- thin film
- chemical vapor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 5
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000010408 film Substances 0.000 claims abstract 13
- 239000010409 thin film Substances 0.000 claims abstract 6
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims abstract 4
- 239000007789 gas Substances 0.000 claims abstract 2
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 abstract 1
- 239000013078 crystal Substances 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 239000002356 single layer Substances 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 제조공정중 게이트절연막 형성방법에 관한 것으로, 특히 열산화막과 화학기상증착막의 적층구조를 갖는 게이트절연막 형성방법에 관한 것으로, 반도체 기판(1)상에 N2와 O2가스가 혼합된분위기에서 온도를 500 내지 700℃로 하여 열산화박막(2)을 소정두께로 형성하는 단계, 상기 열산화박막(2) 상에 화학기상증착막(3)을 형성하는 단계를 포함하여 이루어져 본 발명은 상기 종래방법에 의한 열산화막형시의 온도보다 낮은 500 내지 700℃의 온도에서 산화박막을 형성하여 고온에 의한 스트레스를 감소시킴으로써 게이트절연막 표면의 결정결함을 줄일 수 있어 항복전압 개선의 효과를 얻을 수 있고, 또한 산화박막 상부에 화학기상증착막이 형성된 적층구조를 이룸으로써 단층 열산화막보다 항복전압 특성 및 CCST(Constant Current Stress Time)에 유리한 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명의 일 실시예에 따른 적층구조 게이트절연막 단면도.
Claims (2)
- 반도체 소자 제조공정중 게이트절연막 형성방법에 있어서, 반도체 기판(1)상에 N2와O2가스가 혼합된 분위기에서 온도를 500 내지 700℃로 하여 열산화박막(2)을 소정두께로 형성하는 단계, 상기 열산화박막(2) 상에 화확기상증착막(3)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 게이트절연막 형성방법.
- 제 1항에 있어서, 상기 화학기상증착막(3) 이 TEOS막인 것을 특징으로 하는 게이트절역막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011749A KR970000467B1 (ko) | 1993-06-25 | 1993-06-25 | 반도체 장치의 게이트 절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011749A KR970000467B1 (ko) | 1993-06-25 | 1993-06-25 | 반도체 장치의 게이트 절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002071A true KR950002071A (ko) | 1995-01-04 |
| KR970000467B1 KR970000467B1 (ko) | 1997-01-11 |
Family
ID=19358079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011749A KR970000467B1 (ko) | 1993-06-25 | 1993-06-25 | 반도체 장치의 게이트 절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970000467B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8673697B2 (en) | 2008-01-18 | 2014-03-18 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
-
1993
- 1993-06-25 KR KR1019930011749A patent/KR970000467B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8673697B2 (en) | 2008-01-18 | 2014-03-18 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970000467B1 (ko) | 1997-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890011081A (ko) | 집적회로 제조방법 | |
| KR870005465A (ko) | 반도체장치 및 그 제조방법 | |
| US3502950A (en) | Gate structure for insulated gate field effect transistor | |
| JPH0536899A (ja) | 半導体装置およびその製造方法 | |
| JPS6022497B2 (ja) | 半導体装置 | |
| JPH0637317A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR970013427A (ko) | 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법 | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JP4507232B2 (ja) | 半導体装置の製造方法 | |
| KR950002071A (ko) | 게이트절연막 형성방법 | |
| JPH01283872A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0423834B2 (ko) | ||
| KR870002638A (ko) | 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 | |
| KR20010058614A (ko) | 이중구조 게이트산화막 형성방법 | |
| KR960026975A (ko) | 에지 시닝 형상을 없앤 이중게이트 절연막 및 그 형성방법 | |
| JPS5914673A (ja) | 薄膜トランジスタの製造方法 | |
| KR970008411A (ko) | 다결정 규소 산화 게이트 절연층 및 그 제조 방법 | |
| KR970077321A (ko) | 반도체장치의 다층 절연막 형성방법 | |
| KR100278281B1 (ko) | 반도체 소자의 게이트 절연층 형성방법 | |
| JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01283871A (ja) | Ｍｉｓ型半導体装置 | |
| KR960032638A (ko) | 층간절연막 제조방법 | |
| KR920018931A (ko) | 반도체장치의 게이트 전극 구조 및 그 형성방법 | |
| KR960002634A (ko) | 트랜지스터의 게이트 유전막 형성방법 | |
| KR950024302A (ko) | 반도체 구조체 및 반도체 구조체 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041220 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |