KR950000507B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR950000507B1
KR950000507B1 KR1019910020874A KR910020874A KR950000507B1 KR 950000507 B1 KR950000507 B1 KR 950000507B1 KR 1019910020874 A KR1019910020874 A KR 1019910020874A KR 910020874 A KR910020874 A KR 910020874A KR 950000507 B1 KR950000507 B1 KR 950000507B1
Authority
KR
South Korea
Prior art keywords
resist
region
mask
development
exposed
Prior art date
Application number
KR1019910020874A
Other languages
English (en)
Inventor
히토시 츠지
히로시 하라구치
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR950000507B1 publication Critical patent/KR950000507B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/137—Resists

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음.

Description

반도체장치의 제조방법
제 1 도는 본 발명의 1실시예를 나타낸 공정별 소자단면도,
제 2 도 및 제 3 도는 종래의 제조방법을 설명하기 위한 공정별 소자단면도,
제 4 도는 HEMT소자의 구조를 나타낸 도면으로, (a)는 그 평면도이고, (b) 및 (c)는 그 단면도이며, (d) 및 (e)는 게이트메탈부의 단절(段切)이나 급사면(急斜面)을 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 에피택셜층 2 : 버퍼GaAs층
3 : GaAs기판 4 : 레지스트
7 : 에칭후의 불요부분(不要部分) 8 : 에칭후의 정합마크부분
22, 22' 22" : 마스크 23 : 크롬층
24 : 광반응부 레지스트 25, 26 : 미광반응부 레지스트
27 : 정합마크부분 28 : 소자부 전자공급층 분리영역
[산업상의 이용분야]
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 메사(mesa)를 갖춘 소자에 있어서 차후의 공정에서 필요하게 되는 패턴정합마크를 충분한 깊이이면서 고정밀도로 형성하는 것이 가능한 리소그래피기술에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체장치중 HEMT 등과 같은 갈륨, 비소(GaAs)디바이스에서는, 전자공급층이 갈륨, 비소웨이퍼상에 에피택셜층으로서 형성되어 있다. 이 때문에 디바이스를 형성함에 있어서는 전자공급층을 분리하기 위해 불필요한 영역을 제거해서 메사모양의 에피택셜층을 형성할 필요가 생기게 된다.
또, 통상은 이 불필요한 영역(이하, 분리영역이라고 칭한다)의 제거공정시에 후속의 패터닝공정시에 필요한 정합마크도 동시에 형성하게 된다.
제 2 도는 갈륨, 비소디바이스에서의 종래의 제조방법의 일예를 설명하는 공정별 소자단면도이다.
제 2 도에 나타낸 제조방법에서는 전자공급층의 분리영역을 제거할때에 동시에 정합마크를 형성하도록 하고 있다.
먼저, 제 2 도(a)에 나타낸 바와 같이 GaAs기판(3)상에 버퍼GaAs층(2) 및 에피택셜층(1)을 형성한 것을 준비한다. 여기서, 에피택셜층(1)으로서는 N+-GaAs, N-AlGaAs, 도우프되지 않은 AlGaAs 등을 순차적으로 에피택셜성장시킨 복합층을 통상 사용한다.
이어, 제 2 도(b)에 나타낸 바와 같이 레지스트(4)를 전면에 도포한 후, 주지하고 있는 리소그래피기술을 사용해서 소자부 전자공급 불요부분(5) 및 정합마크부분(6)을 개공한다. 그후, 제 2 도(c)에 나타낸 바와 같이 이 개공된 레지스트(4)를 마스크로 해서 소망하는 에칭을 행하여 개공부의 에피택셜층(1) 및 버퍼GaAs층(2)의 일부를 에칭제거해서 분리영역(7) 및 정합마크부분(8)을 동시에 형성한다.
제 2 도에 나타낸 제조방법에서는, 통상 에피택셜층(1)의 두께는 1000Å 이하이고, 최종적으로 형성되는 에칭의 깊이는 버퍼GaAs층(2)을 일부 에칭하도록 1000∼2000Å의 단차(段差)로 된다.
제 4 도는 종래의 제조방법에 의해 제조된 HEMT소자의 구성도를 나타낸 것으로, 제 4 도(a)는 그 평면도이고, 제 4 도(b) 및 제 4 도(c)는 각각 제 4 도(a)중 X1-X2선, Y1-Y2선에 따라 절단한 경우의 단면도이다.
도면에서 도면번호 11은 오옴성 전극(ohmic 電極)을 나타내고, 12는 게이트전극을 나타내고 있다. 도면중에 A 및 B로 나타낸 부분에서는, 분리영역의 에칭에 의해 만들어진 단차상에 게이트메탈(gate metal)이 형성되어 있는데, 통상 이 게이트메탈의 두께는 3000∼5000Å 정도이고, 또 게이트길이는 0.25㎛ 이하이다. 따라서, 예컨대 A의 부분에서는 단차가 커지게 되면, 제 4 도(d)에 나타낸 바와 같은 게이트 전극(12)의 단절(段切)이나 제 4 도(e)에 나타난 바와 같은 박리(剝離)가 발생하게 된다. 이 때문에, 소자의 특성불량 등의 문제가 생기게 된다.
그 대책으로서 T형 게이트 등의 개발이 이루어지고 있지만, 하지의 반도체기판과의 접촉부분은 0.25㎛이하이고, 박리 등의 결함을 전혀 없게 하는 것은 불가능하다.
따라서, 단차의 깊이에는 한계가 있어서 일정치 이상으로는 할 수 없게 된다. 이점, 제 2 도에 나타낸 제조방법에서는, 정합마크의 단차도 분리영역의 단차도 동일한 깊이로 되게 된다. 통상 이 단차는 1000∼2000Å 정도이기 때문에, 직접 눈으로 봄으로써 마스크정합을 수행하는 수동정합방식의 경우에는 충분히 이 단차에 의해 차후공정의 패턴정합을 실시할 수 있게 된다. 그러나, He-Ne 등의 레이저광의 반사를 사용해서 정합마크좌표를 검출하는 자동정합방식에서는 이 정도의 단차로는 반사신호의 출력부족에 의해 마크검출이 불가능하게 된다.
이 때문에, 정합마크의 깊이를 깊게 할 필요가 있지만, 제 2 도의 방법에서는 분리영역의 깊이도 깊어지게 되어 상술한 게이트메탈의 박리 등을 초래하게 된다.
이 때문에, 분리영역의 깊이를 변화시키지 않고 정합마크만을 깊게 하는 것이 필요하게 된다.
제 3 도는 처음에 정합마크를 형성하고, 차후의 공정에서 불필요한 부분을 제거하는 제조방법을 나타내고 있다.
제 3 도(a)에 나타낸 것은 제 2 도(a)에 나타낸 것과 동일하고, 그 다음으로 제 3 도(b)에 나타낸 바와 같이 레지스트(4)를 도포한 다음 정합마크부분(6)을 먼저 개공한다. 이어, 제 3 도(c)에 나타낸 바와 같이 레지스트(4)를 마스크로 해서 개공부의 에칭을 행하여 정합마크부분(8)을 형성한다. 계속해서, 제 3 도(d)에 나타낸 바와 같이 레지스트(9)를 다시 도포하고, 소자부 전자공급 불요부분(5)의 개공을 행한다. 마지막으로, 제 3 도(e)에 나타낸 바와 같이 이 레지스트(9)를 마스크로 해서 소자부 전자공급 불요부분(5)의 에칭을 행하는 불요부분(7)을 형성한다.
이 제조방법에서는 정합마크의 에칭과 불요부분의 에칭을 별도로 실시하고 있기 때문에, 단차의 깊이를 자유자재로 설정할 수 있게 된다. 그리고, 정합마크부분(8)의 단차를 크게할 수가 있기 때문에, 자동정합방식에서도 충분히 처리가 가능하게 된다.
그렇지만, 이 방법에서는 리소그래피공정이 1회 증가한다고 하는 문제가 있고, 더욱이 차후의 공정으로부터 불요부분을 제거한 패턴과는 간접 정합으로 되기 때문에, 정합오차를 고려할 필요가 있으며, 이 경우 3σ±0.5㎛ 이하의 오차를 설계시에 예상해 놓을 필요가 생기게 된다.
[발명의 목적]
이에 본 발명은 상술한 종래 기술의 문제점을 해소하기 위해 이루어진 것으로, 게이트메탈의 결함의 발생을 방지하면서 레지스트도포나 프리베이킹(pre-baking)공정을 1회로 행하고, 더욱이 소자부와 정합마크부의 단차를 독립적으로 변화시킬 수 있으며, 게다가 최종적인 정합오차를 0으로 할 수가 있는 반도체장치의 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명에 따른 반도체장치의 제조방법은, 반도체기판상에 능동층을 퇴적시키는 공정과, 그 위에 포지형 레지스트를 도포하고, 상기 능동층에 도랑을 형성하기 위해 제 1 및 제 2 영역이 차광되는 마스크를 사용해서 선택노광을 행하는 공정, 노광후의 상기 반도체기판을 소정의 가스분위기중에서 베이킹처리(baking 處理)해서 상기 노광이 이루어진 부분을 현상액에 대해 불용해화시키는 공정, 상기 제 1 영역이 차광되고 상기 제 2 영역이 노광되는 마스크를 사용해서 선택노광을 행한 후, 제 1 의 현상을 행하여 상기 제 2 영역의 상기 레지스트를 제거하는 공정, 제 1 의 현상후의 상기 레지스트를 마스크로 해서 상기 제 2 영역의 상기 능동층을 소망하는 깊이만큼 에칭하는 공정, 상기 제 1 영역이 노광되고 상기 제 2 영역이 차광되는 마스크를 사용해서 선택노광을 행한 후, 제 2 의 현상을 행하여 상기 제 1 영역의 상기 레지스트를 제거하는 공정 및, 제 2 의 현상을 행하여 상기 제 1 영역의 상기 레지스트를 제거하는 공정 및, 제 2 의 현상후의 상기 레지스트를 마스크로 해서 상기 제 1 영역 및 상기 제 2 영역의 상기 능동층을 소망하는 깊이만큼 에칭하는 공정을 구비한 것을 특징으로 한다.
[작용]
노보락계(novolac 系)의 포지(posi)형 레지스트로는 선택노광을 행한 후, 암모니아 등의 아민계(amine系) 가스분위기에서 가열을 행하게 되면, 광반응을 일으킨 부분의 감광제만이 뽑힌 상태로 되어 알칼리계의 현상액에는 용해되지 않게 된다. 이와 같은 성질을 이용해서 깊이가 다른 에칭해야 할 영역이외의 부분을 노광해서 베이킹처리를 행한 후, 에칭해야 할 영역중에서 깊게 형성할 필요가 있는 정합마크부만을 노광해서 에칭하고, 그 다음에 분리영역을 노광해서 에칭함으로써 정합마크쪽이 깊게 된 2개의 도랑형상부분을 얻을 수 있게 된다.
[실시예]
이하, 본 발명은 HEMT프로세스에 적용한 경우의 실시예를 설명한다.
제 1 도는 HEMT프로세스로의 적용예를 나타낸 공정별 소자단면도이다.
먼저, 제 1 도(a)에 나타낸 바와 같은 기판(3)상에 에피택셜층(1) 및 버퍼GaAs층(2)을 퇴적시키고, 제 1 도(b)에 나타낸 바와 같이 레지스트(4)를 전면에 도포한다. 본 실시예에서는 레지스트로서 NPR-820DX(상품명 : 나가세 산업)을 사용한다. 이 레지스트는 노보락계(novolac 系) 수지와 감광제로 이루어진 포지(posi)형의 포토레지스트이다.
이어, 제 1 도(b)에 나타낸 바와 같이 정합마크부 및 소자부 전자공급층의 분리영역에 크롬층(23)을 갖추고서 자외선(21)을 차광하는 마스크(22)를 사용해서 레지스트의 노광을 행한다. 그에 따라, 레지스트는 광반응부 레지스트(24)와 미광반응부 레지스트(25, 26)로 분리되게 된다.
노광을 종료한 반도체기판은 현상처리를 행하지 않고 암모니아 등의 아민가스분위기중에서 90∼100℃로 베이킹처리(backing 處理)를 행한다.
일반적으로, 포지형 레지스트는 노광된 부분이 알칼리현상액에 의해 가용성으로 되지만, 베이킹처리에 의해 노광된 광반응부 레지스트에서는 감광제가 뽑힌 상태로 되어 알칼리현상액에 대해 불용해화되게 된다.
계속해서, 제 1 도(c)에 나타낸 바와 같이 베이킹처리후의 반도체기판을 정합마크부분에만 선택노광이 이루어지도록 크롬층(23)을 갖춘 마스크(22')를 사용해서 노광을 행한다. 이때, 광투과되는 크롬층(23)의 개구부는 충분히 크게 취해 놓는다. 이것은 감광제가 남겨지는 부분은 최초의 노광에 의해 결정되는 것으로서, 이 부분을 충분히 노광시키기 위해서이다. 노광후에 테트라메틸아민(TMAH)계나 콜린(choline)계 등의 알칼리현상액을 사용해서 현상을 행하게 되면, 노광된 부분의 레지스트(25)가 용해되어 제거되게 된다. 그 다음에는, 제 1 도(d)에 나타낸 바와 같이 이 패터닝된 레지스트를 사용해서 하지의 에피택셜층(1)을 2000∼3000Å 정도 에칭한다.
그 다음에 제 1 도(e)에 나타낸 바와 같이 소자부의 전자공급층의 분리영역만이 노광되는 크롬층(23)을 갖춘 마스크(22")를 사용해서 선택노광을 행한 후 알칼리현상액중에서 현상을 행하게 되면, 전자공급층의 분리영역에 있는 레지스트(26)가 제거되게 된다.
이 최종 레지스트패턴을 사용해서 에피택셜층(1)을 1000∼2000Å 정도 추가에칭함으로써, 제 1 도(f)에 나타낸 바와 같이 소자부 전자공급층의 분리영역(28)에서는 얕고, 정합마크부분(28)에서는 깊은 단차를 갖는 소자를 형성할 수 있게 된다.
최종적으로 제 1 도(g)에 나타낸 바와 같이 정합마크부분(8)에서는 3000∼5000Å으로 소자부 전자공급층의 분리영역(7)에 비해 깊은 단차를 형성할 수 있게 된다.
상술한 실시예에서는 포지형 노보락계 레지스트를 사용한 경우를 설명했지만, 또한 본 실시예에서 사용한 노보락계 수지로 이루어진 레지스트 대신에 이미다졸, 모노졸린, 트리에탄올아민 등을 함유한 상반전(像反轉) 레지스트를 사용해서 패터닝하는 것도 가능하다. 이와 같은 상반전용 레지스트를 사용한 경우에서도 마찬가지로 다른 단차를 갖는 소자의 형성이 가능하게 된다.
또 에피택셜층의 에칭에 있어서는, 본 실시예의 경우에는 웨트에칭(wet etching)을 사용했지만, 드라이에칭(dry etching)으로 실현해도 레지스트의 패터닝은 가능하여 양호한 에칭패턴을 얻을 수 있게 된다.
본 발명에서는 소자부 전자공급층 분리영역(제 1 영역)과 정합마크부분(제 2 영역)이 최초의 노광에 의해 상대위치가 미리 결정되기 때문에, 간접정합에 의한 오차량을 예상할 필요가 없게 된다.
[발명의 효과]
이상 실시예에 기초해서 상세히 설명한 바와 같이, 본 발명에서는 소자부 전자공급층 분리영역(제 1 영역)과 정합마크부분(제 2 영역)의 위치 정밀도를 유지한 채 단차를 다르게 할 수 있기 때문에, 자동정합에서의 불량율을 대폭적으로 감소시킬 수 있게 된다.
더욱이, 레지스트 도포나 레지스트의 프리베이킹공정이 1회 끝나기 때문에, 비용절감을 도모할 수 있게 된다.

Claims (4)

  1. 반도체기판(3)상에 능동층(1, 2)을 퇴적시키는 공정과, 그 위에 포지형 레지스트(4)를 도포하고, 상기 능동층(1, 2)에 도랑을 형성하기 위해 제 1 및 제 2 영역(26, 25)이 차광되는 마스크(22)를 사용해서 선택노광을 행하는 공정, 노광후의 상기 반도체기판(3)을 소정의 가스분위기중에서 베이킹처리해서 상기 노광이 이루어진 부분(24)을 현상액에 대해 불용해화시키는 공정, 상기 제 1 영역(26)이 차광되고 상기 제 2 영역(25)이 노광되는 마스크(22')를 사용해서 선택노광을 행한 후, 제 1 의 현상을 행하여 상기 제 2 영역(25)의 상기 레지스트를 제거하는 공정, 제 1 의 현상후의 상기 레지스트를 마스크로 해서 상기 제 2 영역(25)의 상기 능동층을 소망하는 깊이만큼 에칭하는 공정, 상기 제 1 영역(26)이 노광되는 상기 제 2 영역(25)이 차광되는 마스크(22")를 사용해서 선택노광을 행한 후, 제 2 의 현상을 행하여 상기 제 1 영역(26)의 상기 레지스트를 제거하는 공정 및, 제 2 의 현상후의 상기 레지스트를 마스크로 해서 상기 제 1 영역(26) 및 상기 제 2 영역(25)의 상기 능동층을 소망하는 깊이만큼 에칭하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 포지형 레지스트(4)가 노보락계 레지스트이고 상기 가스가 아민계 가스인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항에 있어서, 상기 포지형 레지스트(4)가 열처리에 의해 특성이 반전되는 상반전형 레지스트인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기 능동층이 갈륨, 비소기판상에 형성된 버퍼층(2)과 에피택셜성장된 전류공급층(1)인 것을 특징으로 하는 반도체장치의 제조방법.
KR1019910020874A 1990-11-29 1991-11-22 반도체장치의 제조방법 KR950000507B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2331680A JP2831847B2 (ja) 1990-11-29 1990-11-29 半導体装置の製造方法
JP90-331680 1990-11-29

Publications (1)

Publication Number Publication Date
KR950000507B1 true KR950000507B1 (ko) 1995-01-24

Family

ID=18246380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020874A KR950000507B1 (ko) 1990-11-29 1991-11-22 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US5157003A (ko)
JP (1) JP2831847B2 (ko)
KR (1) KR950000507B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478123A (ja) * 1990-07-20 1992-03-12 Fujitsu Ltd 半導体装置の製造方法
JP2795565B2 (ja) * 1991-10-08 1998-09-10 シャープ株式会社 半導体記憶素子の製造方法
US5474640A (en) * 1993-07-19 1995-12-12 Applied Materials, Inc. Apparatus for marking a substrate using ionized gas
FR2715505A1 (fr) * 1994-01-25 1995-07-28 Thomson Csf Semiconducteurs Transistor de puissance microondes à double creusement, et son procédé de fabrication.
FR2724057B1 (fr) * 1994-08-26 1996-10-18 Alcatel Nv Procede de realisation d'un repere sur une plaquette notamment semiconductrice incluant une structure enterree
US5846442A (en) * 1995-03-02 1998-12-08 Hutchinson Technology Incorporated Controlled diffusion partial etching
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
DE19611907A1 (de) * 1996-03-26 1997-10-02 Sel Alcatel Ag Optisches Bauelement mit Justiermarke und Verfahren zur Herstellung
US6307273B1 (en) * 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
KR0184158B1 (ko) * 1996-07-13 1999-04-15 문정환 반도체장치의 자기 정합정 금속 배선 형성 방법
US5872042A (en) * 1996-08-22 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for alignment mark regeneration
US5893744A (en) * 1997-01-28 1999-04-13 Advanced Micro Devices Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation
FR2783634A1 (fr) 1998-09-22 2000-03-24 Koninkl Philips Electronics Nv Procede de realisation d'un dispositif semiconducteur incluant des etapes de gravure d'un empilement de couches par photolithographie
US6207534B1 (en) * 1999-09-03 2001-03-27 Chartered Semiconductor Manufacturing Ltd. Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing
KR100374552B1 (ko) * 2000-08-16 2003-03-04 주식회사 하이닉스반도체 엘리베이티드 소스/드레인을 갖는 반도체 소자 제조방법
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
US7279426B2 (en) * 2005-09-22 2007-10-09 International Business Machines Corporation Like integrated circuit devices with different depth
DE102006054334B3 (de) * 2006-11-17 2008-07-10 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
CN103872019B (zh) * 2012-12-17 2016-08-17 上海华虹宏力半导体制造有限公司 应用于外延工艺的光刻标记及其制造方法
WO2018131590A1 (ja) * 2017-01-12 2018-07-19 株式会社ニコン 核酸アレイの製造方法、及び核酸アレイ製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4088490A (en) * 1976-06-14 1978-05-09 International Business Machines Corporation Single level masking process with two positive photoresist layers
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
US4893163A (en) * 1988-03-28 1990-01-09 International Business Machines Corporation Alignment mark system for electron beam/optical mixed lithography
US4985374A (en) * 1989-06-30 1991-01-15 Kabushiki Kaisha Toshiba Making a semiconductor device with ammonia treatment of photoresist

Also Published As

Publication number Publication date
JPH04199611A (ja) 1992-07-20
JP2831847B2 (ja) 1998-12-02
US5157003A (en) 1992-10-20

Similar Documents

Publication Publication Date Title
KR950000507B1 (ko) 반도체장치의 제조방법
US5288660A (en) Method for forming self-aligned t-shaped transistor electrode
US6042975A (en) Alignment techniques for photolithography utilizing multiple photoresist layers
GB2291266A (en) Submicroscopic pattern formation on semiconductors
KR0153788B1 (ko) 반도체장치의 제조방법
US6635404B1 (en) Structure and process method of gamma gate for HEMT
JP3051817B2 (ja) 半導体装置の製造方法
KR100228385B1 (ko) 반도체 소자의 게이트 전극 제조 방법
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
KR950005442B1 (ko) 위상반전 마스크 형성방법
JPH0697024A (ja) レジストパターンの形成方法
KR0172735B1 (ko) 노광용 정렬 키 제조방법
KR100299520B1 (ko) 반도체 소자의 레티클 및 이를 이용한 마스크 공정
JP2868771B2 (ja) 電子ビーム露光用位置合せマークの形成方法
KR960000184B1 (ko) 자동 배치형 위상반전마스크 제조 방법
KR0137610B1 (ko) 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법
KR100212011B1 (ko) 패턴 형성용 마스크 및 이를 이용한 노광방법
KR0134109B1 (ko) 반도체소자의 콘택홀 제조방법
KR0185785B1 (ko) 위상반전 마스크의 제조방법
KR100232212B1 (ko) 반도체 소자의 제조 방법
JP2841417B2 (ja) マスクの形成方法
KR0179778B1 (ko) 반도체 웨이퍼의 주변노광용 마스크
JP2831774B2 (ja) 半導体装置の製造方法
JPS6216536B2 (ko)
JPH01126606A (ja) 回折格子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee