KR940025177A - 리세트 논리회로 및 방법 - Google Patents

리세트 논리회로 및 방법 Download PDF

Info

Publication number
KR940025177A
KR940025177A KR1019940007168A KR19940007168A KR940025177A KR 940025177 A KR940025177 A KR 940025177A KR 1019940007168 A KR1019940007168 A KR 1019940007168A KR 19940007168 A KR19940007168 A KR 19940007168A KR 940025177 A KR940025177 A KR 940025177A
Authority
KR
South Korea
Prior art keywords
circuit
signal
inverter
reset
input signal
Prior art date
Application number
KR1019940007168A
Other languages
English (en)
Inventor
엘. 웬델 데니스
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR940025177A publication Critical patent/KR940025177A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/355—Monostable circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

고속인버터회로가 개시되어 있다.
상기 인버터회로는 휴지상태, 입력펄스를 수신하며 입력펄스에 응답하여 세트펄스를 발생하는 세트상태, 동일 입력펄스의 지연된 형태가 인버터를 리세트하기 위해 사용되는 리세트 단 및 새로운 입력펄스의 도달을 위해 인버터를 준비하는 회복상태를 가진다. 인버터는 실제적으로 입력신호의 가용에너지 전부가 인버터를 세트시키기 위해 사용되므로 매우 빠른 스위칭 속도를 갖는다. 전기신호를 신속하게 전달하기 위해 인버터 회로에 사용될 수 있다.

Description

리세트 논리회로 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명에 따른 인버터의 도시도, 제 2도는 본 발명에 따른 2단 인버터 연쇄회로의 도시도, 제 3도는 본 발명에 따른 제 2도의 인버터 연쇄회로의 타이밍도.

Claims (21)

  1. 입력신호를 수신하며, 이 수신된 입력신호에 응답하여 세트신호를 발생시키는 세트회로 ; 입력신호를 지연시키는 지연회로 ; 및 지연회로에 연결되며, 지연된 입력신호를 수신하고 이 수신된 지연입력신호에 응답하여 세트회로를 리세크시키는 리세트 회로로 구성되는 것을 특징으로 하는 인버터 회로.
  2. 제 1항에 있어서, 새로운 입력신호를 수신하기 위해 세트회로를 준비하는 회복회로로 추가로 구성되는 것으로 특징으로 하는 인버터 회로.
  3. 제 1항에 있어서, 세트회로는 자신의 제어전극에서 입력신호를 수신하도록 배열된 세트 트랜지스터로 구성하는 것을 특징으로 하는 인버터 회로.
  4. 제 1항에 있어서, 지연회로는 적어도 하나의 인버터로 구성되는 것을 특징으로 하는 인버터 회로.
  5. 제 1항에 있어서, 리세트 회로는 지연된 입력신호에 응답하여 리세트 신호를 발생시키는 것을 특징으로 하는 인버터 회로.
  6. 제 5항에 있어서, 리세트신호는 세트신호후에 발생하는 것을 특징으로 하는 인버터 회로.
  7. 입력신호를 수신하고 이 수신된 입력신호에 응답하여 세트 신호를 제공하는 제 1세트수단과, 입력신호의 지연된 형(刑)을 수신하며 제 1인버터를 리세트시키고 그것에 응답하여 리세트 신호를 발생시키는 제 1리세트 수단을 갖는 제 1인버터 ; 및 제 1인버터로 부터의 세트신호에 응답하는 제 2세트수단과 제 1인버터로 부터의 리세트 신호에 응답하는 제 2리세트 수단을 갖는 제 2인버터로 구성되는 것을 특징으로 하는 두 인버터단의 연쇄회로.
  8. 제 7항에 있어서, 제 1인버터의 제 1세트수단은 입력신호를 수신하고 세트신호를 발생시키는 세트회로로 추가로 구성되는 것을 특징으로 하는 인버터 연쇄회로.
  9. 제 8항에 있어서, 제 1인버터의 제 1 세트회로는 자신의 전극에서 입력신호를 수신하며, 이 수신된 입력신호에 응답하여 휴지전위 및 세트 전위 사이에 스위칭되도록 배열된 세트 트랜지스터로 구성되는 것을 특징으로 하는 인버터 연쇄회로.
  10. 제 9항에 있어서, 제 2인버터의 제 2세트수단은 제 1인버터의 제 1세트회로로부로 세트신호를 수신하며, 이 수신된 세트신호에 응답하여 제 2휴지전위와 제 2세전위 사이에 스위칭하는 제 2세트회로로 구성되는 것을 특징으로 하느 인버터 연쇄회로.
  11. 제 7항에 있어서, 제 1인버터 제 1리세트수단은 지연회로에 연결되며 지연된 입력신호를 수신하며 이 지연된 입력신호에 응답하여 제 1세트수단을 리세트시키고 리세트 신호를 발생시키는 제 1리세트회로로 추가로 구성되는 것을 특징으로 하는 인버터 연쇄회로.
  12. 제 11항에 있어서, 제 2인버터의 제 2리세트수단은 제 1인버터의 제 1리세트수단으로 부터의 리세트 신호에 응답하는 것을 특징으로 하느 인버터 연쇄회로.
  13. 제 7항에 있어서, 리세트 신호는 세트신호후에 발생되는 것을 특징으로 하느 인버터 연쇄회로.
  14. 회로의 제 1단의 입력노드에서 입력신호를 수신하고 이 수신된 입력신호에 응답하여 세트노드에서 세트출력신호를 발생시키며 ; 제 1단에서 입력신호를 지연시키며 ; 그리고 제 1단의 제 2입력부에서 지연된 입력신호를 수신하며 이 수신된 지연입력신호에 응답하여 제 1단의 세트노드를 리세트시키고 제 1단의 리세트노드에서 리세트신호를 발생시키는 단계로 구성되는 것을 특징으로 하는 회로동작방법.
  15. 제 14항에 있어서, 제 2단의 제 2세트노드에서 제 1단의 제 1세트신호를 수신하고 이 수신된 제 1세트신호에 응답하여 제 2세트신호를 발생시키며 ; 그리고 제 2단의 제 2리세트 노드에서 제 1단의 리세트 신호를 수신하고 이 수신된 제 1단의 리세트 신호에 응답하여 제 2단의 제 2세트노드를 리세트시키며 제 2리세트신호를 발생시키는 단계로 추가로 구성되는 것을 특징으로 하는 회로동작방법.
  16. 제 14항에 있어서, 리세트 신호는 세트신호후에 발생되는 것을 특징으로 하는 회로동작방법.
  17. 제 14항에 있어서, 새로운 입력신호를 수신하기 위해 제 1단을 준비하는 단계로 추가로 구성되는 것을 특징으로 하는 회로동작방법.
  18. 각각이 세트노드 및 리세트노드를 갖는 다수의인버터를 연쇄회로로 제공하며 ; 연쇄회로내의 각각의 인버터의 세트노드를 차례로 연결하며 ; 연쇄회로내의 각각의 인버터의 리세트노드를 차례로 연결하며 ; 연쇄회로내의 각각의 인버터의 세트노드에 입력신호를 인가하고 전송하며 ; 입력신호를 지연시키며 ; 그리고 각각의 인버터의 세트노드가 세트된 후에 세트노드를 리세크시키기 위해 연쇄회로내의 각각의 인버터의 리세트노드에 지연된 입력신호를 인가하고 전송하는 것으로 구성되는 것을 특징으로 하는 인버터의 연쇄회로를 통하여 신호를 전송하는 방법.
  19. 입력신호를 수신하며 이 수신된 입력신호에 응답하여 세트신호를 발생시키는 세트회로 ; 입력신호를 반전시키기 위한 인버터회로 ; 및 인버터회로에 연결되며, 반전된 입력신호를 수신하며 이 수신된 반전입력 신호에 응답하여 세트회로를 리세트시키는 리세트회로로 구성되는 것을 특징으로 하는 회로.
  20. 입력신호를 수신하여 이 수신된 입력신호에 응답하여 세트신호를 제공하는 제 1세트수단 및, 입력신호의 지연된 형을 수신하고 제 1인버터를 리세트시키는 제 1리세트수단을 갖는 제 1단 ; 및 제 1단으로 부터의 세트신호에 응답하는 제 2세트수단 및 제 1단으로부터의 세트신호의 반전된 형에 응답하는 제 2리세트수단을 갖는 제 2단으로 구성되는 것을 특징으로 하는 두 회로단의 연쇄회로.
  21. 각각이 세트노드 및 리세트노드를 갖는 다수의 단을 연쇄회로로 제공하며, 연쇄회로내의 각각의 단위 세트노드를 차례로 연결하며 ; 연쇄회로내의 각각의 단의 세트노드에 세트신호를 인가하고 전송하며 ; 그리고 각각의 단의 세트노드가 세트된 후에 상기 세트노드를 리세트시키기 위해 세트신호를 반전시키고 반전된 세트신호를 연쇄회로내의 각각의 리세트노드에 인가하는 것으로 구성되는 것을 특징으로 하는 논리단으로 된 연쇄회로를 통하여 신호를 전송하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940007168A 1993-04-19 1994-04-06 리세트 논리회로 및 방법 KR940025177A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/049,063 US5430399A (en) 1993-04-19 1993-04-19 Reset logic circuit and method
US049,063 1993-04-19

Publications (1)

Publication Number Publication Date
KR940025177A true KR940025177A (ko) 1994-11-19

Family

ID=21957877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007168A KR940025177A (ko) 1993-04-19 1994-04-06 리세트 논리회로 및 방법

Country Status (4)

Country Link
US (1) US5430399A (ko)
EP (1) EP0621690A3 (ko)
JP (1) JPH06350430A (ko)
KR (1) KR940025177A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762969B2 (ja) * 1995-09-06 1998-06-11 日本電気株式会社 抵抗ストリング型ｄ／ａ変換器、および直並列型ａ／ｄ変換器
US5666068A (en) * 1995-11-03 1997-09-09 Vlsi Technology, Inc. GTL input receiver with hysteresis
US5926050A (en) * 1996-07-29 1999-07-20 Townsend And Townsend And Crew Llp Separate set/reset paths for time critical signals
US5959468A (en) * 1997-09-26 1999-09-28 Advanced Micro Devices, Inc. Buffer for static in/static out dynamic speed
KR100272672B1 (ko) * 1997-12-31 2000-11-15 윤종용 다이나믹 씨모오스 회로
US6236193B1 (en) 1999-10-07 2001-05-22 Inrange Technologies Corporation Apparatus for voltage regulation and recovery of signal termination energy
US6420907B1 (en) * 2000-09-29 2002-07-16 Sun Microsystems, Inc. Method and apparatus for asynchronously controlling state information within a circuit
KR100434513B1 (ko) * 2002-09-11 2004-06-05 삼성전자주식회사 클럭 인에이블 신호를 이용한 데이터 경로의 리셋 회로,리셋 방법 및 이를 구비하는 반도체 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513329A (en) * 1983-09-01 1985-04-23 The United States Of America As Represented By The Secretary Of The Navy Manchester decoder clock multiplier
US4728820A (en) * 1986-08-28 1988-03-01 Harris Corporation Logic state transition detection circuit for CMOS devices
US4806786A (en) * 1987-11-02 1989-02-21 Motorola, Inc. Edge set/reset latch circuit having low device count
JPH01144719A (ja) * 1987-11-30 1989-06-07 Toshiba Corp リトリガブル・マルチバイブレータ
EP0347759B1 (en) * 1988-06-24 1994-08-10 National Semiconductor Corporation Speed enhancement technique for CMOS circuits
US4985643A (en) * 1988-06-24 1991-01-15 National Semiconductor Corporation Speed enhancement technique for CMOS circuits
JPH02124632A (ja) * 1988-07-19 1990-05-11 Nec Corp 出力バッファ回路
KR920702574A (ko) * 1990-09-05 1992-09-04 세끼사와 요시 반도체 집적회로

Also Published As

Publication number Publication date
US5430399A (en) 1995-07-04
EP0621690A3 (en) 1995-02-15
EP0621690A2 (en) 1994-10-26
JPH06350430A (ja) 1994-12-22

Similar Documents

Publication Publication Date Title
KR950012313A (ko) 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터
KR970055372A (ko) 상보 클럭 발생 방법 및 클럭 발생기
US5929684A (en) Feedback pulse generators
KR940025177A (ko) 리세트 논리회로 및 방법
US5218237A (en) Circuit forming output pulse a selected delay after initiating pulse
US4348597A (en) Latchup resistant pseudorandom binary sequence generator
US4808855A (en) Distributed precharge wire-or bus
US2882423A (en) Ring circuit
KR100263485B1 (ko) 위상 분리기
GB2128832A (en) Improvements in or relating to interface circuits for synchronisation signal generators
JPH11191727A (ja) パルス整形回路
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
TW200513036A (en) Delay stage insensitive to operating voltage and delay circuit including the same
KR960019978A (ko) 펄스 발생기
US6630846B2 (en) Modified charge recycling differential logic
KR0175026B1 (ko) 클럭 스큐 제거 장치
US3287650A (en) Pulse train generator employing triggered self-recirculating pulse-circuit and counter producing synchronizable but independent output pulsetrain of selectable length
KR900702648A (ko) 이중 피이드백 루우프를 갖는 동기장치
KR930002591B1 (ko) 어드레스 천이 검출회로(Address Transition Detector)
US6661257B2 (en) Method for clocking charge recycling differential logic
KR100223740B1 (ko) 반도체장치의 클럭동기회로
KR0133393Y1 (ko) 복수계전기의 순차제어회로
SU1398075A1 (ru) Схема выработки сигнала начальной установки
SU1444931A2 (ru) Генератор импульсов
KR960036334A (ko) 가변형 지연회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid