KR900702648A

KR900702648A - 이중 피이드백 루우프를 갖는 동기장치

Info

Publication number: KR900702648A
Application number: KR1019900700355A
Authority: KR
Inventors: 볼기에시 갤 라스줄로; 윌프리도 어롯 훼르난도; 후쉬맨드 코스타비 크리스토퍼
Original assignee: 보베테 죤스; 유니시스 코포레이숀
Priority date: 1988-06-20
Filing date: 1989-06-20
Publication date: 1990-12-08
Also published as: US4839541A; JPH03500105A; KR0147302B1; JP2892408B2; WO1989012927A1

Abstract

내용 없음

Description

이중 피이드백 루우프를 갖는 동기장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 적합한 실시예를 도시한 도면. 제2도는 제1도 실시예의 전반적인 동작을 도시한 도면. 제3도는 제1도 실시예 한 형태의 상세한 회로도.

Claims

디지탈 입력신호가 전술한 클럭에 대하여 비동기식으로 변화하는 한 클럭과 디지탈 입력신호를 동기화시키기 위한 회로로써, 이때의 회로가, 인버터와 결합되는 슈미트(Schmidt)트리거, 이같은 슈미트 트리거는 한 저항기를 통해 전술한 인버터에서의 한 입력단자에 결합되는 한 출력단자를 가지며 전술한 인버터가 전술한 슈미트 트리거에서의 한 입력단자에 직접 결합되는 한 출력단자를 갖고, 그리고 전술한 슈미트 트리거의 입력단자에 결합되는 한 출력단자를 가지며, 전술한 클럭에 응답하여 전술한 슈미트 트리거 입력단자로 전술한 입력신호의 샘플을 보내기 위해 전술한 클럭과 전술한 입력신호를 각각 수신하는 두개의 입력단자를 갖는 한 트랜지스터 수단을 포함하며, 전술한 슈미트 트리거가 전술한 인버터와 함께 전술한 샘플에 작용하여 전술한 슈미트 트리거 출력단자에서 한 신호를 발생토록 하며, 이같은 신호가 전술한 입력신호를 나타내고 전술한 클럭과 동기화됨을 특징으로 하는 클럭과 디지탈 입력신호를 동기화시키기 위한 회로
한 입력단자와 한 출력단자를 갖는 한 슈미트 트리거, 전술한 입력단자에 결합되며 전술한 입력신호의 샘플을 전술한 클럭에 응답하여 전술한 입력단자로 보내기 위해 클럭과 입력신호를 동시에 수신하는 표본추출수단. 전술한 출력단자로부터 전술한 입력단자로 한 외부피이드백 경로로서 결합된 논리게이트 그리고 전술한 출력단자로부터 슈미트 트리거내 한 노드로 결합되어 전술한 출력단자에서의 전압을 전술한 입력신호 심플에 응답하여 전술한 외부피이드벽보다 빠르게 절환시키기 위한 한 내부피이드백수단을 포하하는 슈미트 트리거로 구성됨을 특징으로 하는 동기장치..
제2항에 있어서, 전술한 슈미트 트리거 출력단자가 한 저항기를 통해 전술한 논리게이트의 한 입력단자에 결합됨을 특징으로 하는 동기장치.
제2에 있어서, 전술한 논리게이트 한 출력이 한 저항기를 통해 전술한 슈미트 트리거 입력단자에 결합됨을 특징으로 하는 동기장치.
전압샘플을 수신하고 입력단자에서의 전압과 역비례하는 한 출력 전압을 발생시키기 위한 한 출력단자를 갖는 한 전압증폭기 수단; 제1피이드백 수단이 전술한 출력단자를 전술한 증폭기 내부의 한 제어수단에 결합시키어 전술한 제1피이드백 수단과 전술한 제어수단이 함께 제1의 완전루우프를 형성하게 하고, 제2피이드백 수단이 전술한 출력단자를 전술한 입력단자에 결합시키어 제2완전루우프를 형성하게 하며, 전술한 제1피이드백 수단이 전술한 제어수단과 함께 전술한 제2피이드백 수단과 비교하여 빠른 응답시간을 가지며, 전술한 입력단자에서의 전압샘플을 변경시키지 않고 전술한 샘플이 예정된 수준이하인 때 전술한 출력전압을 신속하게 증가시키도록 동작하고 예정된 수준이상인 때는 신속하게 감소시키도록 하며, 그리고 전술한 제2피이드백수단이 전술한 출력단자전압에 역비례하여 전술한 입력단자에서의 전압샘플을 서서히 변경시키도록 하므로 구성됨을 특징으로 하는 동기장치.
제5항에 있어서 전술한 제1피이드백 수단이 전술한 증폭기와 함께 K₁EXP형의 전술한 예정된 수준 가까이의 한 전압 샘퓰에 대한 한 응답을 가지며 전술한 제2피이드백 수단이 전술한 증폭기와 함께 K₂EXP형의 한 응답을 가지며, 이때 K₁, K₂,τ1 및 τ2가 상수이고 τ1이 τ2보다 적어도 20%작음을 특징으로 하는 동기장치.
제5항에 있어서 전술한 제어수단이 전술한 제2피이드백 수단으로부터의 한 피이드백 전압뿐 아니라 전술한 입력단자에서의 전술한 전압샘플을 수신하도록 결합된 한 게이트를 가지며, 전술한 제1피이드백 수단으로부터 또다른 피이드백 전압을 수신하도록 결합된 한 드레임을 갖는 전계효과 트랜지스터를 포함함을 특징으로 하는 동기장치.
제5항에 있어서, 전술한 제어수단이 한 쌍극형 트랜지스터를 포함하며, 이때 동트랜지스터의 베이스가 전술한 제2피이드백 수단으로부터의 한 피이드백 전압뿐 아니라 전술한 입력단자에서의 전압샘플을 수신하도록 결합되고, 에미터가 전술한 제1피이드백 수단으로부터 또다른 피이드백 전압을 수신하도록 결합됨을 특징으로 하는 동기장치.
제5항에 있어서, 전술한 제1피이드백 수단이 전술한 증폭기와 함께 저용량이 재생성 루우프를 형성하고, 전술한 제2피이드백 수단이 전술한 증폭기와 함께 고용량의 또다른 재생성 루우프를 형성시킴을 특징으로 하는 동기장치.
제5항에 있어서 전술한 증폭기가 전술한 피이드백 수단과 함께 슈미트 트리거를 포함함을 특징을로 하는 동기장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.