KR940023073A - 부호 검출기 및 무선 통신 장치 - Google Patents
부호 검출기 및 무선 통신 장치 Download PDFInfo
- Publication number
- KR940023073A KR940023073A KR1019940005696A KR19940005696A KR940023073A KR 940023073 A KR940023073 A KR 940023073A KR 1019940005696 A KR1019940005696 A KR 1019940005696A KR 19940005696 A KR19940005696 A KR 19940005696A KR 940023073 A KR940023073 A KR 940023073A
- Authority
- KR
- South Korea
- Prior art keywords
- adder
- coupled
- value
- peak
- valley
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/066—Multilevel decisions, not including self-organising maps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/106—M-ary FSK
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Mobile Radio Communication Systems (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
4개 레벨 신호 수신용 무선 통신 장치에서 임계 레벨을 발생시키기 위한 방법 및 장치 복수의 신호 전압을 갖는 수신 신호로부터 데이타 부호를 발생하는 부호 검출기(110)는 복수의 신호 전압을 디지탈값으로 변환하는 아날로그 대 디지탈 변환기(115) 및 아날로그 대 디지탈 변환기(115)에 결합되고 디지탈 값을 추적하여 수신 신호의 고전압과 저전압에 관련된 피크 및 밸리값을 결정하는 피크 및 밸리 카운터(310,315)를 구비한다. 상기 부호 검출기(110)는 피크 및 밸리 카운터(310,315)에 결합되고 피크 및 밸리값에 따라 고,저 및 중간 임계치를 계산하는 계산회로(120) 및 아날로그 대 디지탈 변환기(115)와 계산회로(120)에 결합되고 디지탈 값과 고,저 및 중간 임계치에 따라 데이타 부호를 발생하는 디코더(125)를 더욱 구비한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예에 따라 4개 레벨(four-level)신호를 실행하여 전송된 신호를 수신하는 무선 통신 장치의 전기적인 블럭도, 제2도는 본 발명의 양호한 실시예에 따라 4개 레벨 무선 주파 신호의 아날로그 신호 전압에 대응하는 디지탈값을 포함한 예시의 디지탈 파형도, 제3도는 본 발명의 양호한 실시예의 따라 고,저 및 중간 임계치를 수신 신호로부터 발생하는 제1도의 무선 통신 장치내에 포함된 적정 임계치 발생기의 전기적인 블럭도. 제4도는 본 발명의 대체 실시예에 따라 고,저 및 중간 임계치 발생용 적정 임계치 발생기의 전기적인 블럭도.
Claims (10)
- 복수의 신호 전압을 갖는 수신 신호로부터 데이타 부호를 발생시키는 부호 검출기(110)에 있어서, 복수의 신호 전압을 디지탈 값으로 변환시키는 아날로그 대 디지탈 변환기(115)와, 아날로그 대 디지탈 변환기(115)에 결합되고 디지탈값을 추적하여 수신 신호의 고전압 및 저전압과 관련된 피크 및 밸리값을 결정하는 피크 및 밸리 카운터(310,315)와, 피크 및 밸리 카운터(310,315)에 결합되고 피크 및 밸리값에 따라 고,저 및 중간 임계치를 계산하는 계산수단(120) 및, 아날로그 대 디지탈 변환기(115) 및 계산수단(120)에 결합되고 고,저 및 중간 임계치와 디지탈 값에 따라 데이타 부호를 발생시키는 디코더(125)를 구비하는 것을 특징으로 하는 부호 검출기.
- 제1항에 있어서, 상기 계산수단(120)은, 피크값 및 감소치를 제1소정의 수로 나누어 제1 및 제2정수와 제1 및 제2 나머지를 갖는 계산수단(dividing means)(320,325)으로써, 이러한 감소치는 밸리(Valley) 카운터가 감소하여 밸리 값을 갖는 횟수와 동일한 제산수단과, 계산수단(320,325)에 결합되고 제1 및 제2나머지의 합은 제1소정의 수, 제1 및 제2정수와 제1가산치에 기인한 제3소정의 수보다 클 경우에 가산하고, 제1 및 제2나머지의 가산은 제2소정수, 제1가산치에 기인한 제1 및 제2정수보다 적을 경우에도 가산하는 제1가산기(345)와, 제1가산기(345)에 결합되고 제2가산치에 기인한 제4소정수의 수로부터 제1가산치를 감산하는 제2가산기(350)와, 제2가산기(350) 및 디코더(125)에 결합되고 제2가산치와 고임계치를 발생시키기 위한 피크치를 가산하는 제3가산기(355) 및, 제3가산기(355) 및 디코터(125)에 결합되고 저임계치를 발생시키기 위해 밸리 값으로부터 제2가산치를 감산하는 제4가산기(356)를 구비하는 것을 특징으로 하는 부호 검출기.
- 제2항에 있어서, 상기 계산수단은, 제3 및 제4가산기(355,356)에 결합되고 제3가산치에 기인한 고임계치 및 저임계치를 가산하는 제5가산기(360) 및, 제5가산기(360) 및 디코더(125)에 결합되고 중간 임계치를 발생하기 위하여 제3가산치를 2로 나누는 계산기(365)를 구비하는 것을 특징으로 하는 부호 검출기.
- 제2항에 있어서, 상기 계산수단(120)은 피크 및 밸리 카운터(310,315)에 결합되고 제3가산치에 기인한 피크 및 밸리 값을 가산하는 제5가산기(360) 및, 제5가산기(360) 및 디코더(125)에 결합되고 중간임계치를 발생시키기 위한 제3가산치를 2로 나누는 계산기(356)를 구비하는 것을 특징으로 하는 부호 검출기.
- 제2항에 있어서, 상기 제어수단은 피크 및 밸리 카운터(310,315)에 결합되고 피크값 및 감소치를 제1소정의 수로 나누어 제1 및 제2나머지를 기억하는 제1 및 제2모듈 카운터(320,325)와, 제1 및 제2모듈 카운터(320, 325)와 제1가산기(345)에 각각 결합되고 제1및 제2정수를 기억하여 제1 및 제2정수를 제1가산기(345)에 제공하는 제1 및 제2임계치 카운터(335,340)와, 제1 및 제2모듈 카운터(320,325)에 결합되고 제1 및 제2나머지를 가산하는 제5가산기(330) 및, 제5가산기(330) 및 제1가산기(345)에 결합되고 제1 및 제2나머지의 합과 제2소정의 수를 비교하여, 제1 및 제2나머지의 합이 제2소정의 수보다 클때 제3소정의 수를 제1가산기(345)에 제공하는 비교기(332)를 구비하는 것을 특징으로 하는 부호 검출기.
- 정보를 복원하기 위하여 수신 신호를 처리하는 무선 통신 장치(100)에 있어서, 수신 신호를 복조하여 아날로그 신호 전압을 제공하는 수신기(105)와, 수신기(105)에 결합되고 아날로그 신호 전압으로부터 데이타 부호를 발생하는 부호 검출기(110) 및, 부호 검출기(110)에 결합되고 데이타를 수신하여 수신 신호에 포함된 정보를 복원하는 프로세서(130)를 포함하는데, 상기 부호 검출기(100)는 아날로그 신호 전압을 디지탈 값으로 변환하는 아날로그 대 디지탈 변환기(115)와, 아날로그 대 디지탈 변환기(115)에 결합되고 디지탈 값을 추적(track)하여 수신 신호의 고전압 및 저전압과 관련된 피크 및 밸리치를 결정하는 피크 및 밸리 카운터(310,315)와, 피크 및 밸리 카운터에 결합되고 피크 및 밸리 값에 따라 고,저 및 중간 임계치를 계산하는 계산수단(120) 및, 계산수단(120) 및 아날로그 대 디지탈 변환기(115)에 결합되고 고,저 및 중간 임계치와 디지탈 값으로부터 데이타 부호를 발생시키는 디코더를 구비하는 것을 특징으로 하는 무선 통신 장치.
- 제6항에 있어서 상기 계산수단(120)은 피크 값 및 감소치를 제1소정의 수로 각각 나누어 제1 및 제2정수와 제1 및 제2나머지를 갖는 제산수단(320,325)으로써, 상기 감소치는 밸리 카운터를 감소시켜 밸리 값을 갖는 횟수와 동일한 제산수단과, 제산수단(320,325)에 결합되고, 제1 및 제2나머지의 합은 제2소정의 수, 제1 및 제2정수와 제1가산치에 기인한 제3소정의 수보다 클때 가산하고, 제1 및 제2나머지의 합은 제2소정수, 제1가산치에 기인한 체 제1 및 제2정수보다 작을때도 가산하는 제1가산기(345)와, 제1가산기(345)에 결합되고 제2가산치에 기인한 제4소정의 수로부터 제1가산치를 감산하는 제2가산기(350)와, 제2가산기(350) 및 디코더(125)에 결합되고 고임계치를 발생시키기 위해 제2가산치와 피크치을 가산하는 제3가산기(355) 및, 제3가산기(350) 및 디코더(125)에 결합되고 저임계치를 발생시키기 위한 밸리값으로부터 제2가산치를 감산하는 제4가산기(356)를 구비하는 것을 특징으로 하는 무선 통신 장치.
- 제7항에 있어서, 계산수단(120)은 제3 및 제4가산기(355,356)에 결합되고, 제3가산치에 기인한 고임계치와 저임계치를 가산하는 제5가산기(360) 및, 제5가산기(360)와 디코더(125)에 결합되고 중간 임계치를 발생시키기 위해 제3가산치를 2로 나누는 제산기(365)를 구비하는 것을 특징으로 하는 무선 통신 장치.
- 제7항에 있어서, 계산수단(120)은 피크 및 밸리 카운터(310,315)에 결합되고, 제3가산치에 기인한 피크 및 밸리값을 가산하는 제5가산기(360) 및, 제5가산기(360)와 디코더(125)에 결합되고 중간 임계치를 발생시키기 위해 제3가산치를 2로 나누는 제산기(365)를 구비하는 것을 특징으로 하는 무선 통신 장치.
- 제7항에 있어서, 상기 제어수단은, 피크 및 밸리카운터(310,315)에 각각 결합되고 피크 및 감소치를 제1소정의 수로 나누어 제1 및 제2나머지를 기억하는 제1 및 제2모듈 카운터(320,325)와, 제1 및 제2모듈 카운터(320,325) 및 제1가산기에 결합되고 제1 및 제2정수를 기억하여 제1 및 제2정수를 제1가산기(345)에 제공하는 제1 및 제2임계치 카운터(335,340)와, 제1 및 제2모듈 카운터(320,325)에 결합되고 제1 및 제2나머지를 가산하는 제5가산기(330) 및, 제5가산기(330) 및 제1가산기(345)에 결합되고 제1 및 제2나머지의 합과 제2소정수를 비교하여 제1 및 제2나머지의 합이 제2소정수보다 클때 제3소정의 수를 제1가산기(345)에 제공되는 비교기(332)를 구비하는 것을 특징으로 하는 무선 통신 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/035,771 US5425056A (en) | 1993-03-23 | 1993-03-23 | Method and apparatus for generating threshold levels in a radio communication device for receiving four-level signals |
US035,771 | 1993-03-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940023073A true KR940023073A (ko) | 1994-10-22 |
Family
ID=21884693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940005696A KR940023073A (ko) | 1993-03-23 | 1994-03-22 | 부호 검출기 및 무선 통신 장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5425056A (ko) |
KR (1) | KR940023073A (ko) |
CN (1) | CN1074217C (ko) |
DE (1) | DE4403910C2 (ko) |
FR (1) | FR2703548B1 (ko) |
GB (1) | GB2276475B (ko) |
TW (1) | TW239908B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8319758B2 (en) | 2007-04-10 | 2012-11-27 | Samsung Display Co., Ltd. | Interface system and flat panel display using the same |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5602876A (en) * | 1993-11-19 | 1997-02-11 | Trw Inc. | Advanced parameter encoder with pulse-on-pulse detection and pulse fragment reconstruction |
AU3144395A (en) * | 1994-07-25 | 1996-02-22 | Microunity Systems Engineering, Inc. | Digital circuit topology offering an improved power delay product |
FR2723276B1 (fr) * | 1994-08-01 | 1996-10-04 | Lewiner Jacques | Procede et dispositif de decodage d'un signal electrique multivalent et ensemble de reception comportant un tel disposiif de decodage |
SE9501679D0 (sv) * | 1995-05-05 | 1995-05-05 | Centek | Detector device |
US5627860A (en) * | 1995-06-01 | 1997-05-06 | Motorola, Inc. | Peak and valley detector for a selective call receiving device |
US5673197A (en) * | 1995-06-28 | 1997-09-30 | Motorola, Inc. | Apparatus and method for updating thresholds for peak and valley systems |
US5670951A (en) * | 1995-07-17 | 1997-09-23 | Motorola, Inc. | Radio communication device and method for generating threshold levels in a radio communication device for receiving four-level signals |
US5974086A (en) * | 1995-07-31 | 1999-10-26 | Motorola, Inc. | Method and apparatus in a communication receiver for adjusting an operating attribute at a predetermined boundary of a protocol |
US5825243A (en) * | 1995-10-30 | 1998-10-20 | Casio Computer Co., Ltd. | Apparatus and method for demodulating multi-level signal |
US5623225A (en) * | 1995-12-22 | 1997-04-22 | Motorola, Inc. | Quadrature signal demodulation using quantizing and accumulating |
EP0782264A3 (en) * | 1995-12-26 | 1998-07-01 | Motorola, Inc. | Digital receiver with adaptive threshold valves |
JPH09205466A (ja) * | 1996-01-29 | 1997-08-05 | Kokusai Electric Co Ltd | シンボル判定装置 |
JPH1093641A (ja) * | 1996-09-12 | 1998-04-10 | Nec Corp | 多値fsk復調ウィンドウコンパレータ |
JPH10163877A (ja) * | 1996-11-28 | 1998-06-19 | Sony Corp | 復調回路における多値コンパレータのしきい値制御回路 |
WO1998027700A1 (en) * | 1996-12-17 | 1998-06-25 | Qualcomm Incorporated | Rate 2/3 mask trellis coded modulation using rate 1/2 convolutional encoder |
US5949827A (en) * | 1997-09-19 | 1999-09-07 | Motorola, Inc. | Continuous integration digital demodulator for use in a communication device |
US6130921A (en) * | 1997-12-23 | 2000-10-10 | Motorola, Inc. | Frequency shift modulation automatic frequency correction circuit and method |
JPH11341447A (ja) * | 1998-05-27 | 1999-12-10 | Mitsubishi Electric Corp | データスライス装置及びデータスライス方法 |
US7269212B1 (en) | 2000-09-05 | 2007-09-11 | Rambus Inc. | Low-latency equalization in multi-level, multi-line communication systems |
US7161513B2 (en) * | 1999-10-19 | 2007-01-09 | Rambus Inc. | Apparatus and method for improving resolution of a current mode driver |
US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
US6396329B1 (en) | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
DE10007752A1 (de) * | 2000-02-19 | 2001-08-23 | Braun Gmbh | Verfahren zur Anpassung eines Entscheidungspegels bei der Umwandlung eines analogen Signals in ein digitales Signal und digitaler Empfänger |
JP3652995B2 (ja) * | 2001-03-16 | 2005-05-25 | 日本電気株式会社 | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム |
US7292629B2 (en) | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
US7362800B1 (en) | 2002-07-12 | 2008-04-22 | Rambus Inc. | Auto-configured equalizer |
US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
US7319852B2 (en) * | 2002-08-29 | 2008-01-15 | Qualcomm, Incorporated | Apparatus and method for DC offset compensation in a direct conversion receiver |
CN102571113B (zh) * | 2010-12-30 | 2014-10-01 | 创杰科技股份有限公司 | 接收机及其符号解码方法 |
CN106405199B (zh) * | 2016-08-19 | 2019-02-05 | 魏其萃 | 信号纹波峰值谷值的动态检测方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3571725A (en) * | 1967-05-25 | 1971-03-23 | Nippon Electric Co | Multilevel signal transmission system |
US3537084A (en) * | 1967-08-14 | 1970-10-27 | Burroughs Corp | Data storage timing system with means to compensate for data shift |
US3719934A (en) * | 1967-09-18 | 1973-03-06 | Burroughs Corp | System for processing signals having peaks indicating binary data |
US3736582A (en) * | 1972-03-20 | 1973-05-29 | Leach Corp | Galloping base line compensating circuit |
US4408189A (en) * | 1981-05-18 | 1983-10-04 | Northern Telecom Limited | Method and apparatus for code conversion of binary to multilevel signals |
US4449102A (en) * | 1982-03-15 | 1984-05-15 | Bell Telephone Laboratories, Incorporated | Adaptive threshold circuit |
US4631737A (en) * | 1984-12-06 | 1986-12-23 | Motorola, Inc. | Self biasing direct coupled data limiter |
DE3628993A1 (de) * | 1986-08-26 | 1988-03-03 | Bosch Gmbh Robert | Verfahren zum demodulieren von digitalsignalen |
US4866261A (en) * | 1987-01-02 | 1989-09-12 | Motorola, Inc. | Data limiter having current controlled response time |
IT1211612B (it) * | 1987-12-22 | 1989-11-03 | Esercizio Delle Telecomunicazi | Procedimento e dispositivo di decodifica con rivelazione di cancellature per sistemi di trasmissione multilivello |
US4929851A (en) * | 1989-01-23 | 1990-05-29 | Motorola, Inc. | Data limiter for a radio pager |
US5025251A (en) * | 1989-06-29 | 1991-06-18 | Motorola, Inc. | Self-tuning direct coupled data limiter of a battery saver type paging receiver |
-
1993
- 1993-03-23 US US08/035,771 patent/US5425056A/en not_active Expired - Lifetime
-
1994
- 1994-01-12 TW TW083100207A patent/TW239908B/zh active
- 1994-02-08 DE DE4403910A patent/DE4403910C2/de not_active Expired - Fee Related
- 1994-02-18 FR FR9401866A patent/FR2703548B1/fr not_active Expired - Fee Related
- 1994-02-23 GB GB9403424A patent/GB2276475B/en not_active Expired - Fee Related
- 1994-03-18 CN CN94102942A patent/CN1074217C/zh not_active Expired - Fee Related
- 1994-03-22 KR KR1019940005696A patent/KR940023073A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8319758B2 (en) | 2007-04-10 | 2012-11-27 | Samsung Display Co., Ltd. | Interface system and flat panel display using the same |
Also Published As
Publication number | Publication date |
---|---|
DE4403910C2 (de) | 1999-02-04 |
DE4403910A1 (de) | 1994-10-06 |
TW239908B (ko) | 1995-02-01 |
FR2703548B1 (fr) | 1996-12-13 |
GB2276475B (en) | 1996-07-17 |
GB9403424D0 (en) | 1994-04-13 |
FR2703548A1 (fr) | 1994-10-07 |
US5425056A (en) | 1995-06-13 |
GB2276475A (en) | 1994-09-28 |
CN1100858A (zh) | 1995-03-29 |
CN1074217C (zh) | 2001-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940023073A (ko) | 부호 검출기 및 무선 통신 장치 | |
US10298280B2 (en) | Proximity sensor with nonlinear filter and method | |
RU2142205C1 (ru) | Двухрежимная система связи с частотной модуляцией и с множественным доступом с кодовым разделением каналов | |
EP0583967B1 (en) | Decoding and interference estimation using a linear metric | |
JPS6041517B2 (ja) | 相互相関回路配置 | |
EP1142123B1 (en) | Analogue to digital converter and method of analogue to digital conversion with non-uniform sampling | |
KR920006940A (ko) | 디지탈 정보 신호 기록 장치 | |
JPH0578224B2 (ko) | ||
US5367538A (en) | Apparatus and method for direct phase digitizing | |
US7336702B2 (en) | Jitter detecting apparatus and phase locked loop using the detected jitter | |
US4054863A (en) | Error detection and correction system | |
JP4573871B2 (ja) | 復調回路および電子機器 | |
US4635217A (en) | Noise threshold estimator for multichannel signal processing | |
FI812047L (fi) | Digitalisk straolningsdosmaetare med optoelektronisk saendare | |
US4943977A (en) | Correlation pulse generating circuit in a spread spectrum receiver | |
KR100613831B1 (ko) | 펄스밀도변조기 | |
RU2427969C1 (ru) | Демодулятор системы связи с двухкратной фазовой модуляцией | |
JPH0411830B2 (ko) | ||
GB1031687A (en) | A synchronising signal detector | |
SU1105927A1 (ru) | Устройство дл декодировани избыточных кодов | |
JPS59122049A (ja) | 信号検出回路 | |
CN112087282B (zh) | 比特交织极化编码调制中的极化码构造方法及相关设备 | |
JPS609237A (ja) | スペクトラム拡散信号受信機 | |
Algazin et al. | The method of signal processing of relative phase modulation | |
SU1042203A1 (ru) | Устройство дл детектировани фазоманипулированных сигналов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |