KR0158117B1 - 비트에러율 예측기 - Google Patents

비트에러율 예측기 Download PDF

Info

Publication number
KR0158117B1
KR0158117B1 KR1019950067781A KR19950067781A KR0158117B1 KR 0158117 B1 KR0158117 B1 KR 0158117B1 KR 1019950067781 A KR1019950067781 A KR 1019950067781A KR 19950067781 A KR19950067781 A KR 19950067781A KR 0158117 B1 KR0158117 B1 KR 0158117B1
Authority
KR
South Korea
Prior art keywords
received signal
bit
output
energy
error rate
Prior art date
Application number
KR1019950067781A
Other languages
English (en)
Other versions
KR970056130A (ko
Inventor
박종현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950067781A priority Critical patent/KR0158117B1/ko
Publication of KR970056130A publication Critical patent/KR970056130A/ko
Application granted granted Critical
Publication of KR0158117B1 publication Critical patent/KR0158117B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
디지탈 무선통신 시스템의 비트에러율 예측기에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
수신신호의 에너지와 잡음전력을 이용하여 수신신호의 비트에러율을 예측하는 장치를 구현한다.
3. 본 발명에 따른 비트에러율 예측기는 미리 설정된 비트구간동안에 수신된 신호들의 에너지를 계산하는 에너지 계산수단과, 상기 비트구간동안에 수신된 신호들의 잡음전력을 계산하는 잡음전력 계산수단과, 상기 계산된 에너지와 잡음전력을 이용하여 수신신호의 에너지 대 잡음비를 계산하는 에너지 대 잡음비 계산수단과, 다수의 에너지 대 잡음비에 대응하는 다수의 비트에러율을 저장하고 있으며, 상기 에너지 대 잡음비 계산수단에 의해 수신신호의 에너지 대 잡음비가 계산되어 출력될 시 다수의 비트에러율 중 해당하는 비트에러율을 매핑시켜 출력하는 비트에러율 매퍼로 구성함을 특징으로 한다.
4. 발명의 중요한 용도
집적화가 용이하다.

Description

비트에러율 예측기
제1도는 종래기술에 따른 비트에러율 예측기의 구성을 보여주는 도면.
제2도는 본 발명에 따른 비트에러율 예측기의 구성을 보여주는 도면.
제3도는 제2도에서 평균치계산기의 구성을 보다 상세하게 보여주는 도면.
제4도는 제2도에서 잡음전력 계산기의 구성을 보다 상세하게 보여주는 도면.
제5도는 제2도에서 에너지 대 잡음비 계산기의 구성을 보다 상세하게 보여주는 도면.
*도면의 주요부분에 대한 부호의 설명
201 : 고주파(RF)전단 202 : 저역통과필터(LPF)
203 : 아날로그/디지털(A/D)변환기 204 : 클럭복원기
205 : 누산기 206 : 덤퍼
207 : 데이터 결정기 208 : 평균치 계산기
209 : 자승기 210 : 잡음전력계산기
211 : 에너지 대 잡음비 계산기 212 : 비트에러율(BER)매퍼
본 발명은 디지탈 무선 통신 시스템의 수신단에 관한 것으로, 특히 수신 신호의 비트에러율을 수신신호의 에너지와 잡음전력을 이용하여 예측하는 장치에 관한 것이다.
일반적으로 디지탈 무선 통신시스템의 수신단에는 수신신호의 에러율이 어느 정도인지를 예측하는 장치가 부가적으로 포함되어 이용되고 있다. 이러한 장치는 통상 수신신호의 세기를 검출한 후 이 검출된 수신신호의 세기를 이용하여 비트에러율(Bits Error Rate : 이하 BER이라 칭함)을 예측하고 있다. 이와 같이 예측된 비트에러율에 따라 사용자들은 현재 수신되는 신호의 비트당 에러율이 어느 정도인지를 확인할 수 있고, 이에 응답하여 송신측에 보다 강한/약한 신호의 송출을 요구할 수도 있다.
제1도는 종래기술에 따라 BER을 예측하는 BER예측기의 구성을 보여주는 도면이다.
제1도를 참조하면, 안테나로부터 수신된 신호는 RF전단(101)을 거쳐 FM판별기(FM Discriminator)(102)로 입력되어 기저대역 신호로 추출된다. 기저대역 신호는 저역통과필터(Low Pass Filter)(103)를 거쳐 데이터 복조기(104) 및 클럭 복원기(105)를 통하여 복원된 데이터 및 클럭으로 추출된다. 이러한 구성 및 동작은 전형적인 통신시스템에 대한 것이다. 한편 제1도의 RSSI(Received Signal Strength Indicator) 검출기(106)는 FM판별기(102)의 출력신호로부터 수신신호의 세기를 검출하는 기능을 수행한다. RSSI검출기(106)에 의해 검출된 수신신호의 세기를 나타내는 아날로그의 RSSI신호는 아날로그/디지탈(Analog/Digital) 변환기(107)에 의해 디지탈신호로 변환되고 RSSI to BER 매퍼 (108)는 상기 변환된 디지탈신호를 BER로 매핑함으로써 BER을 예측한다. 이렇게 예측된 BER은 통상의 통신시스템에서 요구되는 수신데이타 및 복원 데이터의 성능 예측치로 사용된다.
그러나 이와 같은 종래기술은 단지 수신신호의 세기만을 이용하여 이를 BER로 환산하는 방식이기 때문에 BER 그 자체가 정확하게 표현되지 않는 단점이 있다. 왜냐하면 수신신호가 강하다고 반드시 BER이 작은 것은 아니고, 또 수신신호가 약하다고 반드시 BER이 큰 것은 아닐 수 있기 때문이다.
예를 들어 타신호의 간섭이나 잡음레벨의 증가에 따라서 수신신호 세기가 큰 것으로 감지될 수도 있기 때문이다. 또한 종래기술에 따르면 아날로그의 RSSI 신호를 디지탈로 표현하기 위한 A/D변환기가 추가적으로 요구됨에 따라 시스템의 구성이 커지는 단점이 있다. 그리고 또한 종래기술에서 이용되는 RSSI를 BER로 매핑하기 위한 관계식은 지금까지 잘 정리된 것이 없기 때문에 매핑관계식의 유도 또한 결코 용이하지가 않은 단점이 있다.
따라서 본 발명의 목적은 상기와 같은 단점들을 해결하기 위한 BER예측기를 제공함에 있다.
본 발명의 다른 목적은 수신신호의 에너지와 잡음전력을 이용하여 수신신호의 BER을 예측하는 장치를 제공함에 있다.
본 발명의 다른 목적은 집적화가 용이한 BER예측기를 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 본 발명은 미리 설정된 비트구간동안에 수신된 신호들의 에너지를 계산하고, 상기 비트구간동안에 수신된 신호들의 잡음전력을 계산한 후 상기 계산된 에너지와 잡음전력을 이용하여 수신신호의 에너지 대 잡음비에 대응하는 BER을 예측하는 예측기를 제공한다.
본 발명에 따른 BER예측기는 수신신호의 크기를 비트단위로 계산하여 출력하는 수신신호 크기 계산수단의 출력을 미리 설정된 비트구간동안 누적가산한 후 상기 설정된 비트구간의 수로 제산함으로써 비트당 수신신호의 평균크기를 계산하는 수신신호 평균크기 계산기와, 상기 수신신호 평균크기 계산기의 출력을 자승함으써 비트당 수신신호의 에너지를 출력하는 자승기와, 상기 수신신호 크기 계산 수단으로부터의 출력을 상기 설정된 비트구간동안 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하고 그 감산 결과들을 누적가산한 후 상기 설정된 비트구간의 수로 제산함으써 비트당 수신신호에 포함된 잡음전력을 계산하는 잡음전력 계산기와, 상기 자승기로부터 출력된 비트당 수신신호의 에너지와 상기 잡음전력 계산기로부터 출력된 비트당 잡음전력을 이용하여 비트당 에너지 대 잡음비를 계산하는 에너지 대 잡음비 계산기와, 다수의 BER율을 저장하고 있으며 상기 계산된 에너지 대 잡음비에 대응하는 BER을 매핑시켜 출력하는 BER매퍼로 구성함을 특징으로 한다.
상기에서 수신신호 크기 계산수단은 기저대역의 디지탈신호를 누산하는 누산기와, 상기 누산기의 출력을 비트단위로 덤프하여 수신신호의 크기로서 출력하는 덤퍼로 구성한다. 수신신호 평균크기 계산기는 상기 수신신호 크기 계산수단의 출력을 절대치화하는 절대치 연산기와, 상기 절대치 연산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트구간마다 덤프하여 출력하는 덤퍼와, 상기 덤퍼의 출격을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호의 평균크기를 출력하는 제산기로 구성한다. 잡음전력 계산기는 상기 수신신호 크기 계산수단으로부터의 출력을 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하는 감산기와, 상기 감산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트구간마다 덤프하여 출격하는 덤퍼와, 상기 덤퍼의 출력을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호에 포함된 잡음전력을 출력하는 제산기로 구성한다. 그리고 에너지 대 잡음비 계산기는 상기 자승기로부터 출력된 비트당 수신신호의 에너지를 상기 잡음전력 계산기로부터 출력된 비트당 수신신호에 포함된 잡음전력으로 제산하여 비트당 에너지 대 잡음비로 출력하는 제산기로 구성한다.
이와 같이 본 발명은 종래기술과 같이 RSSI값을 이용하여 BER을 예측하는 방법대신에 수신된 신호의 비트의 에너지와 잡음전력으로부터 에너지 대 잡음전력을 구하고, 이렇게 구한 에너지 대 잡음전력으로부터 BER을 구한다. 그러므로 보다 정확한 BER을 구할 수 있다. 또한 본 발명에 따르면 모두 디지탈 로직으로 구현이 가능하므로 집적화가 용이하다.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면을 참조하여 설명될 것이다.
하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
제2도는 본 발명에 따른 BER예측기의 구성을 보여주는 도면이다.
제2도를 참조하면, 안테나로부터 수신된 신호는RF전단(201)을 거쳐 LPF(202)를 통해 A/D변환기(203)로 입력되어 기저대역으로 디지탈신호로 변환된다. 이 기저대역의 디지탈 신호로부터 클럭복원기(204)는 클럭을 복원하여 복원된 클럭 CLOCK를 출력한다. 일단 클럭이 복원되면 누산기(205)는 복원된 클럭 CLOCK를 기준으로 하나의 비트에 해당하는 시간만큼(t=0에서 T만큼) 입력신호를 누적연산)하고, 덤퍼(207)는 t=T(T는 bits duration)인 시점에서 누산기 (205)의 출력을 덤프하여 출력한다. 한 비트 구간만큼 누적 연산되어 덤프된 신호는 수신된 한 비트를 결정하기 위해 데이터 결정기(207)로 입력되어 최종 복원된 데이터 DATA로서 출력된다. 한편 수신된 비트에 대한 BER을 예측하기 위해서는 한 비트에 대한 누적 연산된 덤프신호를 출력하는 덤퍼(206)의 출력이 이용된다. 한 비트에 대해 누적 연산된 덤프신호를 입력하는 평균치 계산기(208)는 N비트만큼의 수신 비트에 대한 평균치를 구하고, 자승기(209)는 이 평균치에 대한 자승을 취하여 수신신호의 에너지를 계산한다. 또한 덤퍼(206)의 출력은 잡음전력 계산기(210)로 입력되어 수신신호의 잡음전력이 구해지게 된다. 잡음전력 계산기(210)는 잡음전력을구할 때 덤퍼(206)의 출력과 평균치 계산기(208)의 출력을 이용한다. 그리고 에너지 대 잡음비 계산기(211)는 자승기(209)와 잡음전력 계산기(210)에 의해 각각 수신신호의 에너지와 잡음전력이 구해지면 에너지 대 잡음비 즉, Eb/No를 계산한다. 에너지 대 잡음비 Eb/No로부터 BER을 구하기 위해서는 디지탈 통신에서 각종 변조방식에 따라 주어진 Eb/No에서 BER 값을 매핑하는 성능 특성으로부터 BER을 구할 수 있다.
수신신호로부터 BER을 예측하는 본 발명에 따른 예측기의 동작을 제2도를 참조하여 요약 정리하면 다음과 같다. 수신신호로부터 CLOCK을 복원하고, 이 복원된 CLOCK을 기준으로 한 비트구간 동안 수신신호를 누적 연산하여 t=T인 시점에 덤프한다. 이 덤프된 신호(한 비트의 신호크기)를 N비트만큼 보고 수신 비트에 대한 평균치를 구하고, 이 평균치를 자승하여 에너지를 구한다. 또한 평균치와 덤프신호로부터 잡음전력을 구한다. 에너지와 잡음전력을 이용하여 에너지 대 잡음비 Eb/No를구하고 이로부터 BER을 매핑하여 BER을 예측한다.
제3도는 제2도의 구성중 평균치 계산기(208)의구성을 보다 상세하게 보여주는 도면이다.
제3도에서 덤퍼(206)의 출력은 절대치 연산기(301)에 의해 절대치가 취해지고, 가산기(302) 및 래치(303)에 의해 누적 가산된다. 이때 누적가산은 매 비트단위로 이루어지고 N비트에 대해 누적가산된다. N비트에 대한 누적가산의 결과는 t=NT인 시점에 덤퍼(304)에 의해 덤프된다. 즉, 덤퍼(304)에 의해 덤프된 신호는 N비트의 수신신호에 대한 전체 합한 값이다. 이 값은 래치(305)에 저장되며, 래치(305)에 저장된 값은제산기 (306)에 의해 N으로 나누어진 후 출력된다. 결과적으로제산기(306)에 서 출력되는 값은 수신신호의 평균치이다.
제4도는 제2도의 구성중 잡음전력 계산기(210)의 구성을 보여주는 도면이다.
제4도에서 덤퍼(206)의 출력과 평균치 계산기(208)의 출력은 감산기(401)에 의해 감산연산되고, 그 결과는 가산기 (402)와 래치(403)에서 누적 연산된다. 이때 덤퍼(206)의 출력은 t=NT에서 2NT까지의 N비트 수신신호이고 평균치 계산기(208)의 출력은 t=T에서 t=NT까지의 수신신호에 대한 평균치이다. 누적연산의 결과는 t=2NT인 시점에서 덤퍼(404)에 의해 덤프되어 래치(405)에 저장된다. 여기서 래치(405)에 저장된 값은 잡음전력이고, 이 값은제산기(406)에 의해 N으로 나누어진 후 출력된다. 결과적으로제산기(306)에서 출력되는 값은 수신신호의 평균 잡음전력값이다.
제5도는 제2도의 구성중 에너지 대 잡음비 계산기(211)의 구성을 보다 상세하게 보여주는 도면으로, 에너지 대 잡음비 계산기(211)는 제산기(501)로 구현된다. 제산기(501)는 자승기(209)의 출력인 에너지와 잡음전력 계산기(210)의 출력인 잡음전력을 제산하여 출력한다. 제산기(502)의 출력은 에너지 대 잡음비를 나타내며, 일반적으로 Ed/No로 표시된다.
BER매퍼(212)는 에너지 대 잡음비 계산기(211)에 의해 계산된 에너지 대 잡음비를 제공받아 BER을 예측한다. BER매퍼(212)는 에너지 대 잡음비에 대응하는 다수의 BER을 값을 저장하고 있기 때문에 에너지 대 잡음비 계산기(211)에 의해 계산된 에너지 대 잡음비에 대응하는 BER을 매핑하여 출력한다. 다수의 에너지 대 잡음비에 다수의 BER을 매핑시켜 BER매퍼(212)를 구현하는 것은 대부분의 디지탈 변복조기의 성능으로부터 용이하게 구현될 수 있을 것이다.
상술한 바와 같이 본 발명은 단지 수신신호의 세기로부터 BER을 예측하는 것이 아니라, 수신신호의 에너지를 추출하고 이 에너지를 잡음전력과의 상관관계를 계산하여 BER을 예측한다. 이에따라 보다 실제적인 BER을 예측할 수 있는 잇점이 있다. 또한 전체적인 BER예측기는 종래의 방식보다 복잡한 것 같이 보이기는 하나 모두 디지털 회로를 이용하여 구현할 수 있으므로 집적화가 용이한 잇점이 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (9)

  1. 디지털 무선통신 시스템에서 수신신호의 비트에러율을 예측하는 비트에러율 예측기에 있어서, 미리 설정된 비트구간동안에 수신된 신호들의 에너지를 계산하는 에너지 계산수단과 상기 비트구간동안에 수신된 신호들의 잡음전력을 계산하는 잡음전력 계산수단과, 상기 계산된 에너지와 잡음전력을 이용하여 수신신호의 에너지 대잡음비를 계산하는 에너지 대 잡음비 계산수단과, 다수의 에너지 대 잡음비에 대응하는 다수의 비트에러율을 저장하고 있으며, 상기 에너지 대 잡음비 계산수단에 의해 수신신호의 에너지 대 잡음비가 계산되어 출력될 시 다수의 비트에러율중 해당하는 비트에러율을 매핑시켜 출력하는 비트에러율 매퍼로 구성함을 특징으로하는 비트에러율 예측기.
  2. 디지탈 무선 통신 시스템에서 수신신호의 비트에러율을 예측하는 비트에러율 예측기에 있어서, 수신신호의 크기를 비트단위로 계산하여 출력하는 수신신호 크기계산수단과, 상기 수신신호 크기 계산수단의 출력을 미리 설정한 비트구간동안 누적가산한 후 상기 설정된 비트구간의 수로 제산함으로써 비트당 수신신호의 평균크기를 계산하는 수신신호 평균크기 계산기와, 상기 수신신호 평균크기 계산기의 출력을 자승함으로써 비트당 수신신호의 에너지를 출력하는 자승기와, 상기 수신신호 크기 계산수단으로부터의 출력을 상기 설정된 비트구간동안 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하고 그 감산결과들을 누적가산한 후 상기 설정된 비트구간의 수로 제산하므로써 비트당 수신신호에 포함된 잡음전력을 계산하는 잡음전력 계산기와, 상기 자승기로부터 출력된 비트당 수신신호의 에너지와 상기 잡음 전력 계산기로부터 출력된 비트당 잡음전력을 이용하여 비트당 에너지 대 잡음비를 계산하는 에너지 대 잡음비 계산기와, 다수의 비트에러율을 저장하고 있으며 상기 계산된 에너지 대 잡음비의 대응하는 비트에러율을 매핑시켜 출력하는 비트에러율 매퍼로 구성함을 특징으로하는 비트에러율 예측기.
  3. 제2항에 있어서, 상기 수신신호 평균크기 계산기는 상기 수신신호 크기 계산수단의 출력을 절대치화하는 절대치 연산기와, 상기 절대치 연산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트 구간마다 덤프하여 출력하는 덤퍼와, 상기 덤퍼의 출력을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호의 평균크기를 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
  4. 제2항에 있어서, 상기 잡음전력 계산기는 상기 수신신호 크기 계산수단으로부터의 출력을 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하는 감산기와, 상기 감산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트구간마다 덤프하여 출력하는 덤퍼와, 상기 덤퍼의 출력을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호에 포함된 잡음전력을 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
  5. 제2항에 있어서, 상기 에너지 대 잡음비 계산기는 상기 자승기로부터 출력된 비트당 수신신호의 에너지를 상기 잡음전력 계산기로부터 출력된 비트당 수신신호에 포함된 잡음전력으로 제산하여 비트당 에너지 대 잡음비로 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
  6. 디지탈 무선통신 시스템에서 수신신호의 비트에러율을 예측하는 비트에러율 예측기에 있어서, 안테나를 통해 수신되는 고주파신호를 기저대역의 디지탈신호로서 변환하여 출력하는 기저대역 신호처리부와, 상기 기저대역의 디지탈신호로부터 클럭을 복원하는 클럭복원기와, 상기 클럭복원기에 의해 복원된 클럭에 따라 상기 기저대역의 디지탈신호를 누산하는 누산기와, 상기 누산기의 출력을 비트단위로 덤프하여 수신신호의 크기로서 출력하는 덤퍼와, 상기 덤퍼의 출력을 미리 설정된 비트구간동안 누적가산한 후 상기 설정된 비트구간의 수로 제산함으로써 비트당 수신신호의 평균크기를 계산하는 수신신호 평균크기 계산기와, 상기 수신신호 평균크기 계산기의 출력을 자승함으로써 비트당 수신신호의 에너지를 출력하는 자승기와, 상기 덤퍼로부터의 출력을 상기 설정된 비트구간동안 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하고 그 감산 결과들을 누적가산한 후 상기 설정된 비트구간의 수로 제산함으로써 비트당 수신신호에 포함된 잡음전력을 계산하는 잡음전력 계산기와, 상기 자승기로부터 출력된 비트당 수신신호의 에너지와 상기 잡음전력 계산기로부터 출력된 비트당 잡음전력을 이용하여 비트당 에너지 대 잡음비를 계산하는 에너지 대 잡음비 계산기와, 다수의 비트에러율을 저장하고 있으며 상기 계산된 에너지 대 잡음비에 대응하는 비트에러율을 매핑시켜 출력하는 비트에러율 매퍼로 구성함을 특징으로 하는 비트에러율 예측기.
  7. 제6항에 있어서, 상기 수신신호 평균크기 계산기는, 상기 덤퍼의 출력을 절대치화하는 절대치 연산기와, 상기 절대치 연산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트구간마다 덤프하여 출력하는 서브덤퍼와, 상기 서브덤퍼의 출력을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호의 평균크기를 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
  8. 제6항에 있어서, 상기 잡음전력 계산기는. 상기 덤퍼로부터의 출력을 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하는 감산기와, 상기 감산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트구간마다 덤프하여 출력하는 서브덤퍼와 상기 서브덤퍼의 출력을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호에 포함된 잡음전력을 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
  9. 제6항에 있어서, 상기 에너지 대 잡음비 계산기는 상기 자승기로부터 출력된 비트당 수신신호의 에너지를 상기 잡음전력 계산기로부터 출력된 비트당 수신신호에 포함된 잡음전력으로 제산하여 비트당 에너지 대 잡음비로 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
KR1019950067781A 1995-12-30 1995-12-30 비트에러율 예측기 KR0158117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067781A KR0158117B1 (ko) 1995-12-30 1995-12-30 비트에러율 예측기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067781A KR0158117B1 (ko) 1995-12-30 1995-12-30 비트에러율 예측기

Publications (2)

Publication Number Publication Date
KR970056130A KR970056130A (ko) 1997-07-31
KR0158117B1 true KR0158117B1 (ko) 1998-12-01

Family

ID=19447875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067781A KR0158117B1 (ko) 1995-12-30 1995-12-30 비트에러율 예측기

Country Status (1)

Country Link
KR (1) KR0158117B1 (ko)

Also Published As

Publication number Publication date
KR970056130A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
JP4011854B2 (ja) グローバル測位システムのためのマルチチャンネルディジタル受信機
KR100608471B1 (ko) 디지털 값 처리기
US6226271B1 (en) Received signal strength determination method, apparatus and computer program products
KR940023073A (ko) 부호 검출기 및 무선 통신 장치
SE527060C2 (sv) System och metod för symboltaktföljning och automatisk frekvensstyrning
EP0389848A2 (en) Transmission power control system
US4259740A (en) Sequential detection system
US8229030B2 (en) FSK signal modulator for producing a binary FSK signal
EP0866580B1 (en) Error rate estimator for PSK signals
US7280587B2 (en) Spectrum spread reception apparatus
CA1127309A (en) Optimized digital delta modulation compander having truncation effect error recovery
KR0158117B1 (ko) 비트에러율 예측기
JP2554062B2 (ja) 2進符号語の復号方法
JP2000307478A (ja) 移動体通信装置、通信システム、及び通信方法
JP2531118B2 (ja) 自動周波数制御装置
KR100227173B1 (ko) 비트 직렬 디지탈 압축기
CN100504848C (zh) 数字相关的方法和设备
US6518897B1 (en) Angle quantization using log division
JP2910614B2 (ja) Agc用レベル検出回路
KR100249851B1 (ko) 무선 이동통신 시스템에서의 수신신호 이비/엔오 측정 장치
JPH0943339A (ja) レーダビデオ圧縮装置
KR100504458B1 (ko) 이원부호의위상오프셋산출방법
JP3123941B2 (ja) 直交信号復調用ベースバンド信号処理回路
US20040064313A1 (en) Noise reduction apparatus with a function of preventing data degradation
JPS609237A (ja) スペクトラム拡散信号受信機

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee